A Novel Low Power Multiplier
Publish place: Conference on New Findings in Aerospace and Related Sciences
Publish Year: 1394
نوع سند: مقاله کنفرانسی
زبان: English
View: 589
This Paper With 7 Page And PDF Format Ready To Download
- Certificate
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
MAARS01_021
تاریخ نمایه سازی: 16 اسفند 1394
Abstract:
In this paper we have presented a faster, more compact and low power multiplier. The scheme consist of Inverter, NOR and NAND based majority function to lower the number of transistors in use. The circuit has been optimized for energy saving and examined in 0.18um and 90nm CMOS technology. We calculate power and delay for array multiplier and new scheme using CAD software, Hspice. The results show decrease in power and delay.
Authors
مراجع و منابع این Paper:
لیست زیر مراجع و منابع استفاده شده در این Paper را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود Paper لینک شده اند :