حسین سالارعابدی - دپارتمان مهندسی برق و کامپیوتر، دانشکده منتظری، دانشگاه فنی و حرفه ای استان خراسان رضوی ایران

این مقاله تحلیل جدید امپدانس بدن پل خود تعادلی دیجیتالی را توصیف می کند. سخت افزار سیستم براساس FPGA DAC ،ADC، و تقویت کننده عملیاتی پایه گذاشته شده است. بسیاری از الگوریت های DSP نظیر سنتز فرکانس مستقیم دیجیتالی یا DDS، آشکارسازی حساس به فاز دیجیتال یا DPSD ، مدولاسیون دیجیتال و فیلتر کردن دیجیتال در داخل FPGA تحلیل می شود تا عملکرد پل خود تعادلی پیاده سازی شود. نتایج شبیه سازی نشان می دهد که عملکرد سیستم از فرکانس های کم تا MHz 10 بسیار خوب بوده است.

تحلیل امپدانس زیستی، DABB ،FPGA، پل خود تعادلی EIS