Publisher of Iranian Journals and Conference Proceedings

Please waite ..
CIVILICAWe Respect the Science
Publisher of Iranian Journals and Conference Proceedings
عنوان
Paper

FPGA-Based Efficient Hardware Implementation of Fault Tolerant Gaussian Normal Basis and Redundant Basis Multipliers

تعداد صفحات: 11 | تعداد نمایش خلاصه: 14 | نظرات: 0
سال انتشار: 1398
کد COI Paper: NREAS02_018
زبان Paper: Englishglish
(فایل این Paper در 11 صفحه با فرمت PDF قابل دریافت می باشد)

راهنمای دانلود فایل کامل این Paper

اگر در مجموعه سیویلیکا عضو نیستید، به راحتی می توانید از طریق فرم روبرو اصل این Paper را خریداری نمایید.

با عضویت در سیویلیکا می توانید اصل مقالات را با حداقل ۳۳ درصد تخفیف (دو سوم قیمت خرید تک Paper) دریافت نمایید. برای عضویت در سیویلیکا به صفحه ثبت نام مراجعه نمایید.در صورتی که دارای نام کاربری در مجموعه سیویلیکا هستید، ابتدا از قسمت بالای صفحه با نام کاربری خود وارد شده و سپس به این صفحه مراجعه نمایید.

لطفا قبل از اقدام به خرید اینترنتی این Paper، ابتدا تعداد صفحات Paper را در بالای این صفحه کنترل نمایید.

برای راهنمایی کاملتر راهنمای سایت را مطالعه کنید.

خرید و دانلود فایل Paper

با استفاده از پرداخت اینترنتی بسیار سریع و ساده می توانید اصل این مقاله را که دارای 11 صفحه است در اختیار داشته باشید.

قیمت این مقاله : 3,000 تومان

آدرس ایمیل خود را در کادر زیر وارد نمایید:

مشخصات نویسندگان Paper FPGA-Based Efficient Hardware Implementation of Fault Tolerant Gaussian Normal Basis and Redundant Basis Multipliers

Bahram Rashidi - Faculty of Engineering, Ayatollah Boroujerdi University, Boroujerd, Iran

چکیده Paper:

This paper presents an efficient FPGA implementation of fault tolerant bit-serial Gaussian normal basis (GNB) and redundant basis multipliers over the binary finite fields. The efficiency of the proposed method is based on and depends on the regularity of the circuit architecture. The hardware architectures of multipliers, which are employed here, consist of GNB and type-2 redundant basis. These structures have inherent regularity and similarity in their circuits, compatible to the fault tolerant design method presented here. In the proposed method a common circuit with a relatively low hardware, which is extracted from the main circuit, is used for fault tolerant design. This work has been successfully verified and implemented using Xilinx ISE 14.2 by Virtex-5 XC5VLX110 FPGA. The hardware implementation allows validation of the proposed structures for practical fault tolerant cryptographic applications. The results show that the proposed fault tolerant bit-serial GNB and redundant basis multipliers have low area overhead.

کلیدواژه ها:

Fault Tolerant, bit-serial multiplier, Gaussian normal basis, Redundant basis, Hardware implementation, FPGA.

کد Paper/لینک ثابت به این Paper

برای لینک دهی به این Paper می توانید از لینک زیر استفاده نمایید. این لینک همیشه ثابت است و به عنوان سند ثبت Paper در مرجع سیویلیکا مورد استفاده قرار میگیرد:

https://civilica.com/doc/1034481/

کد COI Paper: NREAS02_018

نحوه استناد به Paper:

در صورتی که می خواهید در اثر پژوهشی خود به این Paper ارجاع دهید، به سادگی می توانید از عبارت زیر در بخش منابع و مراجع استفاده نمایید:
undefined, undefined,1398,FPGA-Based Efficient Hardware Implementation of Fault Tolerant Gaussian Normal Basis and Redundant Basis Multipliers,دومین همایش ملی پژوهش های نوین در مهندسی و علوم کاربردی,Borujerd,,,https://civilica.com/doc/1034481

در داخل متن نیز هر جا که به عبارت و یا دستاوردی از این Paper اشاره شود پس از ذکر مطلب، در داخل پارانتز، مشخصات زیر نوشته می شود.
برای بار اول: (1398, Rashidi, Bahram؛ )
برای بار دوم به بعد: (1398, Rashidi؛ )
برای آشنایی کامل با نحوه مرجع نویسی لطفا بخش راهنمای سیویلیکا (مرجع دهی) را ملاحظه نمایید.
Support