طراحی یک اسیلاتور LC VCO جهت کاهش ΔKVCO و Phase Noise به روش شیفت بایاس در تکنولوژی استاندارد CMOS 0.18µm

در این مقاله یک نوسان ساز کنترل شونده با ولتاژ با استفاده از تکنیک شیفت بایاس به منظور تغییر مشخصهی ورکتور و افزایش میزان خطینگی VCO طراحی شده است. با استفاده از 3 ورکتور A-MOS و 6 ورکتور I-MOS که به صورت موازی در مدار قرار گرفته اند ، بایاس شیفت داده شده و خطینگی کمتر از %6.2 به دست آمده است. این تکنیک توسط نرم افزار Cadence IC Design در تکنولوژی 180 نانومتر TSMC CMOS شبیه سازی شده است. VCO ارائه شده دارای نویز فاز -118.6dBc/Hz در آفست فرکانس 1MHz در فرکانس 2.6GHz را نشان میدهد و این در حالی است که ΔKVCO مدار در محدوده ی فرکانسی از 2.09 - 2.58GHz کمتر از 6.1 درصد از ΔKVCO ایده ال انحراف دارد و قابل ذکر است که توان مصرفی تحت تغذیه 1.8V ، 0.84mw میباشد.

Keywords:

خطینگی , نویز فاز , شیفت بایاس , نوسان ساز کنترل شونده با ولتاژ , مد وارونگی