ابراهیم سلطانی

در این مقاله، تأثیر جبران ساز Var استاتیک (SVC) بر امپدانس ظاهری دیده شده توسط رله دیستانس خط انتقال بررسی شده است.نتایج تحلیلی، ارائه شده و توسط شبیه سازیهای مفصل ارزیابی شده اند. نشان داده شده که نوع اتصال سیم پیچی های ترانسفورمرتزویج موازی SVC، تأثیر قابل توجهی بر امپدانس ظاهری دیده شده توسط رله دیستانس دارد. شش واحد اندازه گیری فاز به فاز وفاز به زمین متفاوت رله دیستانس، برای همانند سازی رفتار رله شبیه سازی شده اند. همان طور که توسط نتایج نشان داده شده، تأثیرSVC بر امپدانس ظاهری دیده شده توسط واحدهای اندازه گیری خطای فاز به زمین قابل توجه تر از بقیه است. نتایج شبیه سازی شامل شرایط کاری مختلف سیستم قدرت، تنظیمات سیستم کنترل SVC و سناریوهای مختلف نوع خطا هستند. تأثیر SVC بر مرزهای قطع رله نیز به طور روشن نشان داده شده است. مدلهای مفصل و پیچیده برای شبیه سازی رله حفاظت دیستانس در یک محیط شبیه سازی دیجیتال به کار رفته اند.

رله دیستانس، مرز قطع، جبران سازی Var استاتیک (SVC)، راکتور کنترل شده با تریستور (TCR)، خازن سوئیچ شده با تریستور (TSC)