ارائه یک نقاب گذاری بهینه برای پیاده سازی بدون تأخیر زمانی جعبه جانشانی AES

یكی از روش های معمول برای مقابله با حملات کانال جانبی، روش نقاب گذاری است. ارائه یک روش نقاب گذاری امن و کارا برای پیاده سازی سخت افزاری الگوریتم های رمزنگاری به خاطر وجود گلیچ و تأثیر آن بر نشت اطلاعات، از موضوعات مهم در حوزه رمزنگاری کاربردی است که طی سالیان اخیر توجهات بسیاری را به خود جلب کرده است. یكی از این روش های ارائه شده که با فرض رخ دادن گلیچ ایمن است، روش پیاده سازی آستانه است که براساس آن، روش های متنوعی برای نقاب گذاری پیاده سازی الگوریتم های رمزنگاری در سختا فزار ارائه شده است. طرح DOM یكی از روش های نقاب گذاری براساس طرح آستانه است که تاکنون برای پیاده سازی الگوریتم های رمزنگاری گوناگونی نظیر AES، ارائه شده است. تأخیر زمانی زیاد، یكی از چالش هایی است که در این پیاده سازی دارد. با توجه به اهمیت تأخیر زمانی در برخی کاربردهای عملی، اخیراً محققین راهكارهایی را به منظور کاهش تأخیر زمانی و تعداد وجود بیت های تصادفی موردنیاز برای نقابگ ذاری به روش DOM در پیاده سازی جعبه جانشانی AES ارائه کرده اند که مبتنی بر حذف مرحله فشرده سازی است که علیرغم کاهش تأخیر زمانی و تعداد بیت های تصادفی موردنیاز منجر به افزایش مساحت جعبه جانشانی و همچنین افزایش تعداد سهم های خروجی می شود. هدف از ارائه این مقاله، بهبود طرحهای پیشین برای پیاده سازی امن و بدون تأخیر زمانی جعبه جانشانی AES براساس طرح DOM است به گونه ای که ضمن حفظ ویژگی تأخیر زمانی صفر سیكل، مساحت موردنیاز و همچنین تعداد سهم های خروجی برای پیاده سازی کاهش پیدا می کند. . نتایج به دست آمده، نشان می دهد که درطرح پیشنهادی تعدادسهم های خروجی 50 درصد کاهش پیدا کرده است. همچنین طرح پیشنهادی در این مقاله در بسترهای ASIC و FPGA پیاده سازی شده است. مساحت پیاده سازی FPGA با استفاده از دستگاه Xilinx Virtex--5 نشان می دهد که تعداد LUT ها نیز 39 درصد کاهش پیدا می کند

Keywords:

طرح DOM , جعبه جانشانی , AES سهم , پیاده سازی آستانه , نقاب گذاری , تأخیر زمانی