پیاده‌سازی الگوی یادگیری TSTDP با استفاده از یک مدار سیناپسی موازی متشکل از ترانزیستورهای لایه نازک حافظه‌دار و ممریستورها

الگوی یادگیری TSTDP یک گونه پیشرفته‌تر از الگوی یادگیری سیناپسی وابسته به زمان‌بندی اسپایک، STDP ، است که در مقایسه با الگوی یادگیری سنتی‌تر PSTDP منجربه ظرفیت‌های یادگیری بهبود یافته‌تری می‌گردد و قادر است نتایج طیف وسیع‌تری از آزمایش‌های واقعی مغزی را بازتکرار کند. در این مقاله یک مدار سیناپسی ترکیبی شامل ممریستورهای کنترل‌شده با جریان یا بار الکتریکی و ترانزیستورهای لایه نازک ارائه می‌گردد که می‌تواند الگوی یادگیری سیناپسی TSTDP را پیاده‌سازی کند. ممریستورها و ترانزیستورهای لایه نازک نانوکریستالی از تکنولوژی‌های نوظهور حوزه نانو هستند که به‌طور وسیعی در طراحی مدارها و سیستم‌های نورومورفیک مورد استفاده قرار می‌گیرند. ترانزیستورهای لایه نازک به‌کار گرفته‌شده در شبیه‌سازی‌ها، از نوع ترانزیستورهایی هستند که با قراردادن لایه‌ای از نانوذرات طلا در داخل اکسید گیت، حافظه‌دار شده‌اند. نتایج شبیه‌سازی‌های ارائه‌شده نشان می‌دهند که این مدار می‌تواند تغییرات وزن سیناپسی ناشی از اختلاف زمانی بین اسپایک‌ها را به‌درستی پیش‌بینی کند. بنابراین می‌توان گفت که این مدار یک گام ابتدایی برای ساخت یک طراحی غیرهمزمان است که بتواند الگوی TSTDP را پیاده‌سازی کند. چنین طرحی می‌تواند پیاده‌سازی سیستم‌های نورومورفیک پیشرفته دارای ابعاد بزرگ را ساده‌تر کند تا بتوان از آن‌ها برای انجام کارهای مهندسی واقعی مانند دسته‌بندی الگوها بهره جست.

Keywords:

سیناپس , الگوی یادگیری سیناپسی وابسته به زمان‌بندی اسپایک (STDP) , الگوی یادگیری سیناپسی وابسته به زوج اسپایک‌ها (PSTDP) , الگوی یادگیری سیناپسی وابسته به اسپایک‌های سه‌گانه (TSTDP) , ممریستور , ترانزیستور لایه نازک نانوکریستالی (NC-TFT)