محمدرضا رشادی نژاد - گروه معماری کامپیوتر، دانشکده مهندسی کامپیوتر- دانشگاه اصفهان- اصفهان- ایران
سید عرفان فاطمیه - گروه معماری کامپیوتر، دانشکده مهندسی کامپیوتر- دانشگاه اصفهان- اصفهان- ایران
زهرا داوری شلمزاری - گروه معماری کامپیوتر، دانشکده مهندسی کامپیوتر- دانشگاه اصفهان- اصفهان- ایران

با توجه به افزایش چشمگیر حجم داده‌های پردازشی و نیاز به سرعت بیشتر در پردازش آنها، به استفاده از روش‌های نوین در طراحی مدارهای دیجیتال توجه شده است. نظر به اهمیت مصرف توان در وسایل الکترونیکی، طراحی مدارهایی ضروری است که به کاهش مصرف توان، مساحت و نیز افزایش سرعت پردازنده‌ها منجر شود. استفاده از محاسبات تقریبی در کنار ترانزیستورهای نانولولۀ کربنی، یکی از روش‌های مطرح‌شده در این حوزه است. با توجه به اهمیت مدارهای جمع‌کننده در پردازنده‌های پردازش سیگنال دیجیتال، در این مقاله یک مدار تمام جمع‌کنندۀ تقریبی با استفاده از ترانزیستورهای CNTFET مدل استنفورد 32 نانومتر طراحی شده که ازنظر پارامترهای توان، تأخیر، حاصل‌ ضرب توان در تأخیر و تعداد ترانزیستورها بهینه‌سازی شده است. مقایسۀ این مدار با مدارهای پیشنهادشده در سال‌های اخیر با استفاده از نرم‌افزار HSPICE انجام شده است. نتایج نشان دادند تأخیر طرح پیشنهادی دارای کمترین مقدار با بهبود حداکثر 87% در معیار حاصل ضرب توان در تأخیر است. همچنین نتایج شبیه‌سازی در خازن‌های بار، ولتاژهای تغذیه و تغییرات فرآیندی نشان‌دهندۀ عملکرد پذیرفتنی طرح پیشنهادی در شرایط گوناگون است. برای بررسی بهتر عملکرد تمام جمع‌کنندۀ پیشنهادی از کاربرد پردازشی مقاوم به خطای جمع تصاویر در نرم‌افزار متلب استفاده شده است.

ترانزیستورهای نانولولۀ کربنی, تمام جمع‌کننده, توان مصرفی, حساب تقریبی