سید امین علوی - دانشجوی مقطع دکتری، دانشکده مهندسی برق - واحد مشهد - دانشگاه آزاد اسلامی - مشهد - ایران
سید جواد سید مهدوی چابک - استادیار، دانشکده مهندسی برق - واحد مشهد - دانشگاه آزاد اسلامی - مشهد - ایران

شبکه روی تراشه، زیرسیستم ارتباطی درون یک مدار مجتمع است که ارتباط بین پردازنده‌ها در سیستم روی تراشه را فراهم می‌سازد. برای رسیدن از یک گره به گره دیگر، چندین مسیر مختلف وجود دارد؛ بنابراین باید الگوریتم مسیریابی وجود داشته باشد تا به‌وسیلۀ آن مسیر رسیدن به مقصد را به دست آورد. در این مقاله الگوریتمی مبتنی بر کاهش مسیر عبوری برای رسیدن یک بسته از مبدأ به مقصد ارائه شده است؛ این الگوریتم قادر است علاوه بر بالابردن قابلیت اطمینان، باعث کاهش تأخیر، توان مصرفی و افزایش کارآیی شبکه روی تراشه شود و این در شرایطی است که بیشتر شبکه‌های تحمل‌پذیر خطای ارائه‌شده در این حوزه به‌ازای رسیدن به قابلیت اطمینان بالاتر، پارامترهایی ازقبیل تأخیر، توان مصرفی و پیچیدگی‌های مداربندی را افزایش می‌دهند. روش ارائه‌شده با کمترین تغییرات سخت‌افزاری و پیچیدگی‌مداری باعث بهبود کارآیی شبکه می‌شود. مسیر گذرانده‌شده با بسته برای رسیدن به مقصد کاهش می‌یابد و این کاهش مسیر یعنی عبور از تعداد لینک و مسیریاب کمتر و کاهش احتمال برخورد با لینک‌ها و مسیریاب‌های معیوب و افزایش قابلیت اطمینان شبکه. همچنین عبور از تعداد لینک‌ها و مسیریاب‌های کمتر موجب کمترشدن تأخیر و توان مصرفی شبکه نیز خواهد شد.

شبکه روی تراشه, شبکه روی تراشه با کارآیی بالا, شبکه روی تراشه با قابلیت اطمینان بالا, شبکه روی تراشه تحمل‌پذیر خطا