

## عنوان مقاله:

طراحی و پیاده سازی یک سیستم سخت افزاری برای الگوریتم کدگذاری تقسیم بلوکی با استفاده از FPGA

## محل انتشار:

اولین همایش رویکرد های نوین در مهندسی کامپیوتر و فناوری اطلاعات (سال: 1390)

تعداد صفحات اصل مقاله: 5

## نویسندگان:

سحر زاده داداشی - دانشجوی کارشناسی کامپیوتر دانشگاه آزاد اسلامی واحد رودسر واملش

ساجد زاده داداشی - مربی عضو هیئت علمی و عضو باشگاه پژوهشگران جوان دانشگاه آزاد اسلامی وا

## خلاصه مقاله:

کدگذاری تقسیم بلوکی یکی از الگوریتمهای فشرده سازی تصویر می باشد که با تجزیه یک تصویر به تعدادی از بلوکها و سپس انجام پردازشهای مورد نیاز بر روی آنها تصویر را فشرده می کند این الگوریتم به دلیل داشتن پیچیدگی کم در کاربردهایی که دقت و حجم فشرده سازی بحرانی نباشد به صورت گسترده ای استفاده می شود در این مقاله یک سیستم سخت افزاری برای پیاده سازی این الگوریتم طراحی می شود که می تواند بر روی FPGA قرار گرفته و با سرعت بالا تصاویر را از ورودی دریافت کرده و پس از فشرده سازی در خروجی تحویل دهد.

## کلمات کلیدی:

الگوریتم کدگذاری تقسیم بلوکی، نقشه بیتی، میانگین کوچکتر و بزرگتر، FPGA

## لینک ثابت مقاله در پایگاه سیویلیکا:

<https://civilica.com/doc/119805>

