الگوریتم مسیریابی تحمل پذیر اشکال برای شبکه برروی تراشه برپایه مسیریابی XY پویا

Publish Year: 1390
نوع سند: مقاله کنفرانسی
زبان: Persian
View: 1,611

This Paper With 5 Page And PDF Format Ready To Download

  • Certificate
  • من نویسنده این مقاله هستم

استخراج به نرم افزارهای پژوهشی:

لینک ثابت به این Paper:

شناسه ملی سند علمی:

ROUDSARIT01_192

تاریخ نمایه سازی: 19 مرداد 1390

Abstract:

به منظور تامین اطمینان پذیری برای شبکه برروی تراشه تحت شرایط وجود اشکال یک الگوریتم مسیریابی تحمل پذیر اشکال پویا پیشنهاد شده است این الگوریتم می تواند هنگامی که اشکالات دائمی ایستا و پویا در شبکه وجود دارد انحراف مسیریابی را پیاده سازی کند این به این معنی است که بسته قادر است اطراف اشکالات به سمت مقصد در یک مسیری که حداقل نیست حرکت کند به اضافه اینکه مکانیزم کنترل ازدحام چند سطحی قابلیت توزیع بار برروی کل شبکه را به منظور جلوگیری از نقطه خطرناک برروی اشکالها میدهد شبیه سازی نتایج مزیت الگوریتم مسیریابی پیشنهاد شده را برحسب میانگین تاخیر بسته و نرخ از بین رفتن بسته را در مقایسه با الگوریتم مسیریابی اولیه منفی و الگوریتم مسیریابی DyAD با وجود اشکالات دائمی نشان میدهد.

Authors

محسن حیدرازادزاده

عضو هیئت علمی دانشگاه آزاد اسلامی دزفول

نیلوفر بیاتی چالشتری

دانشجوی کارشناسی ارشد مهندسی معماری کامپیوتر

علی واحدیان

کارشناس حفاظت IT حراست شرکت ملی مناطق نفت خیز جنوب

مراجع و منابع این Paper:

لیست زیر مراجع و منابع استفاده شده در این Paper را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود Paper لینک شده اند :
  • Raton, FL 33487-2742, _ 2009 by Taylor & Francis Group, ...
  • Model Technology. ModelSim Foreign Language Interface. Version 5.8a, 2004. ...
  • Moraes, F. G.; Calazans, N.; Mello, A.; Miller, L.; Ost, ...
  • Andri ahantenaina, A.; et al. SPIN: a Scalable, Packet Switched, ...
  • In. Design Automation and Test in Europe Conference (DATE'2003), 2003, ...
  • M. Millberg and A. Jantsch, "Increasing NoC performance ...
  • S. M. Alam, R. E. Jones, S. Rauf, and R. ...
  • Moraes, F.; Mello, A.; Moller, L.; Ost, L.; Calazans, N. ...
  • Shashi Kumar, Axel Jantsch, Juha-Pekka Soininen, Martti Forsell, Mikael Millberg, ...
  • J. Kim, D. Park, C. Nicopoulus, N. Vijaykrishnan, and C. ...
  • Kumar, S.; et al. A Network on Chip Architecture and ...
  • J. Liang, S. Swaminathan, and R. Tessier. aSOC: a scalable, ...
  • network on chip. In Proc. DATE, pages 1126.1127, March 2003. ...
  • E. Rijpkema, K. G. Gossens, A. Radulescu, J. Dielissen, J. ...
  • K. G. Shin and S W. Daniel. Analysis and implementation ...
  • G. Varatkar and . Marculescu. On-chip traf_c modeling and synthesis ...
  • نمایش کامل مراجع