کاربرد زبانVHDL-AMS در شبیه سازی مدار یک تراشه( فرستنده – گیرنده)
Publish place: 14th Iranian Student Conference on Electrical Engineering
Publish Year: 1390
نوع سند: مقاله کنفرانسی
زبان: Persian
View: 1,984
This Paper With 5 Page And PDF Format Ready To Download
- Certificate
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
ISCEE14_262
تاریخ نمایه سازی: 31 مرداد 1390
Abstract:
این مقاله به شبیه سازی مدار یک تراشه ی فرستنده – گیرنده ، به کمک استاندارد جدید VHDL-AMS پرداخته است . هدف در اینجا بررسی کارایی تراشه فرستنده گیرندهRF کامل ، تحت شرایط واقعی می باشد . از این مدار برای استانداردهای E- GSM/GPRS که در کاربردهای تلفن همراه وجود دارد ، استفاده می شود . در چنین سطح از پیچیدگی ، نمی توان با استفاده از وسایل محصول به شبیه سازی چنین مداری در سطح ترانزیستوری پرداخت . برای شبیه سازی این مدار علاوه بر مدلهای دیجیتال ، از مدلهای رفتاری سیگنال مختلط و ابزار سنتز فرکانسی frequency synthesizer و شیوه برنامه نویسی از بالا به پایین استفاده می شود شبیه سازی کامل این تراشه برای مدت شش میلی ثانیه کار مدار ، 23 دقیقه از زمان CPU را می گیرد. این مقاله ابتدا به بررسی و Debug این مدار در سطح بالایی آن می پردازد.
Keywords:
Authors
مراجع و منابع این Paper:
لیست زیر مراجع و منابع استفاده شده در این Paper را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود Paper لینک شده اند :