روشی برای افزایش میزان اتکاپذیری در شبکه های برروی تراشه با استفاده از آرایش اتصال دوگانه منابع به مسیریاب ها

Publish Year: 1384
نوع سند: مقاله کنفرانسی
زبان: Persian
View: 1,101

This Paper With 7 Page And PDF Format Ready To Download

  • Certificate
  • من نویسنده این مقاله هستم

استخراج به نرم افزارهای پژوهشی:

لینک ثابت به این Paper:

شناسه ملی سند علمی:

ACCSI11_016

تاریخ نمایه سازی: 5 آذر 1390

Abstract:

ارتباطات درون تراشه ای در تراشه های SOC امروزه به مبحثی پراهمیت و جذاب تبدیل شده است از طرفی به دلیل هزینههای بسیار زیاد تست این نوع تراشه ها سعی می شود تا با ارائه روشهای مختلفی این تراشه ها را در برابر اشکال های احتمالی تحمل پذیر کرد برای افزایش میزان اتکا پذیری این شبکه ها مخصوصا از نظر دسترسی پذیری هسته ها ساختارهای گوناگونی برای آرایش اجزای مختلف شبکه ارائه شده است که شبکه توری یکی از رایج ترین آنها است که وجود مسیرهای مختلف برای دسترسی به یک گره سبب افزایش قابلیت دسترس پذیری این ساختار شده است همچنین الگوریتم های قدرتمندی جهت افزایش میزان اتکاپذیری دراین ساختار ارائهشده است دراینمقاله ساختاری ارایه شده است تا با حفظ قابلیت های شبکه های توری مقیاس پذیری، و سهولت آدرس دهی میزان دسترس پذیری منابع افزایش می یابد

Keywords:

Authors

یاسر صداقت

دانشگاه صنعتی شریف دانشکده مهندسی کامپیوتر

شاهین حسابی

دانشگاه صنعتی شریف دانشکده مهندسی کامپیوتر

سیدقاسم میرعمادی

دانشگاه صنعتی شریف دانشکده مهندسی کامپیوتر

مصطفی شادذوالپیرانی

دانشگاه صنعتی شریف دانشکده مهندسی کامپیوتر

مراجع و منابع این Paper:

لیست زیر مراجع و منابع استفاده شده در این Paper را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود Paper لینک شده اند :
  • T. Dumitras, S. Kerner, and R. Marculescu, "Towards On Chip ...
  • M. Pirretti, G. M. Link, R. R. Brooks, N. Vijaykrishnan, ...
  • Computer Society Annual Symposium on VLSI, Pages:8 - 12, 20-21 ...
  • P. Bhojwani and R. Mahapatra, "Interfacing Cores with On-chip P ...
  • T. Valtonen, T. Nurmi, J. Isoaho and H. Tenhunen, _ ...
  • J. Chan and S. Parameswaran, "NoCGEN: A Template Based Reuse ...
  • S. Kumar, A. Jantsch, J. P. Soininen, M. Forsell, M. ...
  • Architecture, Pages: 188 - 197, 19-23 June 2004, Minchen, Germany. ...
  • N. Kavaldjiev, G. J. M. Smit and P. G. Jansen, ...
  • G. Martin, "Design Methodologies for system level IP, " Proceedings. ...
  • T. Yuan, D.A. Buchanan, _ Wei, D.J. Frank, K.E. Ismail, ...
  • P. Guerrier and A. Greiner, _ Generic Architecture for On-Chip ...
  • W. J. Dally and B. Towles, "Route Packet, Not Wires: ...
  • E. Rijpkema, K. Goossens, A. Radulescu, J. Dielissen, J. Van ...
  • M. Sgroi, M. Sheets, A. Mihal, K. Keutzer, S. Malik, ...
  • Automation Conference 2001, Pages: 667 - 672, 18-21 Jun 2001, ...
  • W. J. Dally and C. L. Seitz, "The Torus Routing ...
  • P. P. Pande, C. Grecu, A. Ivanov and . Saleh, ...
  • J. Duato., S. Yalamanchin, L. Ni, _ 'Interc onnection Networks, ...
  • نمایش کامل مراجع