طراحی مدار بیشینه یاب حوزه زمان CMOS تمام مقیاس ، مناسب برای ولتاژهای تغذیه بسیار پایین

در این مقاله یک مدار بیشینه یاب CMOS تمام مقیاس مبتنی بر مقایسه در حوزه زمان ارائه شده است که می تواند تا ولتاژهای تغذیه پایین کارآیی مناسبی از خود نشان دهد. برای به کارگیری حوزه زمان در مقایسه بین چند سیگنال آنالوگ ورودی در مدار بیشینه یاب پیشنهادی، از زنجیره ای از المان های تاخیر خطی با ورودی تمام مقیاس استفاده شده است استفاده از المان تاخیر خطی تمام مقیاس، علاوه بر افزایش محدوده ورودی مدار، دقت مقایسه بین ورودی ها را نیز افزایش داده است. علاوه بر این، ساختار آشکارساز فاز مورد استفاده در مدار پیشنهادی نیز به گونه ای اصلاح شده است که در مقایسه با ساختارهای قبلی از تعداد کمتری ترانزیستور استفاده می کند که این کار علاوه بر کاهش سطح سیلیکان مدار، باعث کاهش خازنهای پارازیتیک می گردد که در نتیجه آن کاهش توان مصرفی مدار و افزایش سرعت آن را به دنبال دارد. این مدار در تکنولوژی ۱۸۰ نانومتر CMOS طراحی و شبیه سازی شده است که نتایج شبیه سازی نشان می دهد در ولتاژ تغذیه یک ولت و سرعت کلاک ۱۰ مگاهرتز توان مصرفی برای حالت ۳ ورودی برابر با ۷۲ میکرو وات می باشد که معیار شایستگی ۲.۴ میکرو وات بر مگاهرتز و صحت ۹۹.۹۸ درصد را نشان می دهد که بهبود قابل ملاحظه ای را نسبت به نمونه های مشابه نشان می دهد. همچنین نتایج شبیه سازی نشان می دهد که مدار پیشنهادی قابلیت عملکرد مناسب تا ولتاژ تغذیه ۰.۳۸ ولت را دارد

Keywords:

مدار بیشینه یاب CMOS , حوزه زمان , المان تاخیر خطی , ورودی تمام مقیاس , ولتاژ پایین