CIVILICA We Respect the Science
(ناشر تخصصی کنفرانسهای کشور / شماره مجوز انتشارات از وزارت فرهنگ و ارشاد اسلامی: ۸۹۷۱)

طراحی تقویت کننده ترارسانایی چهار طبقه CMOS با مساحت تراشه پایین

عنوان مقاله: طراحی تقویت کننده ترارسانایی چهار طبقه CMOS با مساحت تراشه پایین
شناسه ملی مقاله: JR_JIAE-18-4_001
منتشر شده در در سال 1400
مشخصات نویسندگان مقاله:

بهنام بابازاده داریان - Garmsar Branch, Islamic Azad University, Garmsar, Iran
حسن خالصی - Garmsar Branch, Islamic Azad University, Garmsar, Iran
وحید قدس - Semnan Branch, Islamic Azad University, Semnan, Iran
علیرضا ایزدبخش - Garmsar Branch, Islamic Azad University, Garmsar, Iran

خلاصه مقاله:
تقویت کننده های عملیاتی، یکی از پرکاربردترین بلوک های پایه ای در سیستم های آنالوگ و مختلط هستند. در این مقاله، تقویت کننده عملیاتی ترارسانایی چهار طبقه با سطح اشغال تراشه پایین پیشنهاد شده است. در این ساختار، از یک بلوک تمام تفاضلی همزمان به عنوان طبقه چهارم و شبکه جبران سازی استفاده شده است. جبران سازی تقویت کننده ارائه شده تنها با یک MOSCAP صورت گرفته که ضمن کاهش سطح اشغال تراشه، به سبب کاهش تعداد و مقادیر خازن جبران ساز، پهنای باند بهره و ضرایب شایستگی بهبود یافته است. سادگی و استحکام طرح امکان پیاده سازی در یک تراشه با ابعاد m μ ۲۱۰x۲۵۰ را فراهم نموده است. تقویت کننده چهار طبقه پیشنهادی در تکنولوژی CMOS-mμ۰.۱۸  طراحی شده است. مزیت طرح، ارائه ساختاری است قابل پیاده سازی و مقاوم در برابر تغییرات پارامترهای مدار ناشی از پیاده سازی روی تراشه می باشد. بهره تقویت-کننده پیشنهادی ۱۲۰dB و توان مصرفی ۵۴۵µW و آهنگ چرخش V/µS ۲.۱۲، پهنای باند بهره ۱۶.۴MHz و حاشیه فاز ۸۸ درجه می باشد.

کلمات کلیدی:
OTA, Multi-stage amplifiers, Frequency compensation, Low area chip, CMOS, MOSCAP, تقویت کننده ترارسانایی, تقویت کننده چند طبقه, جبران سازی فرکانسی, کاهش سطح تراشه, تکنولوژی CMOS, خازن مبتنی بر ترانزیستور

صفحه اختصاصی مقاله و دریافت فایل کامل: https://civilica.com/doc/1294872/