درستی سنجی صوری معماری مدیریت توان در سطح سیستم برای پردازنده های مدرن
Publish place: Journal of Iranian Association of Electrical and Electronics Engineers، Vol: 18، Issue: 4
Publish Year: 1400
نوع سند: مقاله ژورنالی
زبان: Persian
View: 198
This Paper With 12 Page And PDF Format Ready To Download
- Certificate
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
JR_JIAE-18-4_020
تاریخ نمایه سازی: 27 مهر 1400
Abstract:
همچنانکه که بر پیچیدگی طراحی های توان پایین افزوده می شود، ابزار های خودکار کارآمدتری به منظور درستی سنجی عملکرد آن ها مورد نیاز است. درستی سنجی همزمان عملکرد طراحی ها و سازگاری بخش کنترلی مدیریت توان با هدف توان پایین آن ها یکی از چالش های بزرگ است. این مقاله روشی ارائه می دهد که این مشکل را در پردازنده های مدرن توان پایین پیچیده که دارای ده ها حوزه توانی هستند، حل نماید. برای اطمینان از این که عملکرد پردازنده پس از قرار گرفتن بخش کنترل مدیریت توان تغییر نمی کند، بررسی برابری کارآمدی بین مدل پیادهسازی توان پایین و مدل مشخصه آن انجام می شود. با این حال، این نوع درستی سنجی به دلیل رفتار غیرعملکردی استراتژی های مدیریت توان در سطح سیستم کافی نیست. بنابراین، روش پیشنهادی سازگاری بین PMU و UPF را به وسیله قوانین توانی سطح بالای استخراج شده از UPF بررسی می کند. نتایج تجربی نشان می دهد که روش پیشنهادی نه تنها به طراحان کمک می کند تا یک کنترلکننده مدیریت توان سطح بالای صحیح بسازند بلکه همچنین بتوانند ایرادهای عملکردی توان پایین در طراحی شان را شناسایی کنند.
Keywords:
Authors
سید رضا شرفی نژاد
College of Engineering, Universtiy of Tehran, Tehran, Iran
بیژن علیزاده
College of Engineering, Universtiy of Tehran, Tehran, Iran
مراجع و منابع این Paper:
لیست زیر مراجع و منابع استفاده شده در این Paper را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود Paper لینک شده اند :