سید ابوالفضل صیادی - گروه کامپیوتر - دانشگاه آزاد اسلامی واحد اردستان

سوییچهای CICQ-VCQ امروزی که در مقایسه با سوئیچهای CICQ دارای هسته کوچکتر و توان خروجی بهتری هستند, برای جلوگیری از بروز پدیده های HOL Blocking و Buffer Hogging در پشتیبانی از 8 سطح اولویت مطابق با استاندارد IEEE 802.ID/Q , در حالت ایده آل نیازمند تخصیص 8 صف در هر نقطه تقاطع خود می باشند.اما پیاده سازی این صفها در هسته سوییچ های ایده آل CICQ-VCQ به علت اینکه اندازه هر یک از آنها می بایست به اندازه حداقل بیشترین طول بسته های ورودی به سوئیچ باشد, بسیار گران و ÷ر هزینه می باشد در نتیجه سوییچ های CICQ-VCQ دارای فضای هسته ای کوچکتر از میزان ایده آل خودمی باشند. در نتیجه , ÷دیده های فوق باعث کاهش کیفیت ارائ سرویس این نوع از سوییچ ها در مقایسه حالت ایده ال خود می شوند . در این مقاله با استفاده از الگوریتم های نگاشت پویا , Push-Out و Wait-to-Drain ساختاری جدید برای سوییچ های ایده آل CICQ-VCQ ارائه شده است که درعین کاهش حافظه مورد نیاز در هسته انها , کیفیت اراه سرویس آنها را نیز افزوده است.

سوئیچ CICQ-VCQ , الگوریتم Push-Out , Wait-to-Drain و نگاشت ÷ویا , استاندارد IEEE 802.ID/Q