طراحی همزمان بلوکهای تقویت کننده کم نویز و محدودکننده توان برای تطبیق بهینه نویز

در این مقاله طراحی همزمان بلوکهای تقویت کننده کم نویز (LNA) به همراه محدودکننده توان (limiter) به روش تطبیق امپدانس نویز بمنظور حداقل نمودن عدد نویز ورودی سیستم مورد بررسی قرار گرفته است. در این راستا روش طراحی بلوک تقویت کننده کم نویز برای حداقل نویز و بهره توان ۱۵ dBm در فرکانس مرکزی، بلوک محدودکننده توان برای تحمل توان ورودی ۵ وات (۳۷ dBm)، روش تطبیق دو بلوک بمنظور رسیدن به حداقل عدد نویز و حداکثر توان انتقالی از محدودکننده توان به تقویت کننده کم نویز به تفصیل ارائه شده و نتایج با حالتی که تطبیق امپدانس ۵۰ اهم بین تقویت کننده کم نویز و محدودکننده توان برقرار باشد، مقایسه شده است. همچنین در خروجی سیستم از یک فیلتر میانگذر بمنظور حذف سیگنالهای ناخواسته خارج از پهنای باند و جلوگیری از ایجاد نویز در بلوکهای بعدی استفاده شده است. روش مذکور در طراحی و ساخت تقویت کننده کم نویز به همراه محدودکننده توان با پروسه ۰.۲۵ AlGaAs/InGaAs pHEMT برای باند فرکانسی ۸.۵-۹.۵GHz با فرکانس مرکزی ۹GHz و تضعیف ۲۵dB در خارج از محدوده ۱GHz از محدوده فرکانس کاری مدار بکارگرفته شده و نتایج شبیه سازی شده و اندازه گیری شده نمونه ساخته شده آن نمایش داده شده است.

Keywords:

تقویت کننده کم نویز , محدودکننده توان , فیلتر میان گذر , GaAs pHEMT , عدد نویز