طراحی تقویت کننده عملیاتی CMOS با زمان استقرارکم به کمک روش جداسازی کانال در ۰.۱۸μm
Publish place: The 5th International Conference on Global Studies in Computer, Electrical, and Mechanical Engineering
Publish Year: 1400
نوع سند: مقاله کنفرانسی
زبان: Persian
View: 180
This Paper With 9 Page And PDF Format Ready To Download
- Certificate
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
ENPMCONF05_059
تاریخ نمایه سازی: 10 اسفند 1400
Abstract:
امروزه کاربرد تقویت کننده های عملیاتی با زمان نشست کم درمدارهایی با سرعت انتقال داده بالا همانند مدارهای نمونه بردارو نگهدار روبه افزایش است. زیرادراین مدارها زماننشست عامل اصلی درتعیین حداکثرسرعت انتقال داده میباشدکه هر چه کمترباشد، سرعت بالاتر خواهد بود. روش پیشنهادی دراین مقاله برمبنای جبرانسازی غیرمستقیم با تکنیک جداسازی طول کانالترانزیستور میباشد که براساس آن خازن جبران ساز بین گره با امپدانس پایین و خروجی قرارمی گیرد. برخالف جبران سازیمیلری (مستقیم)، این روش سبب حذف صفر سمت راست، افزایش پهنای باند وپایداری بیشتر آپ امپ می شود. نتایج شبیه سازیدرسطح مدار با استفاده ازنرم افزار HSPICE وتکنولوژی ۰.۱۸ میکرومتر موثر بودن روش پیشنهادی را نشان می دهد. زیرا بابکارگیری آن زمان نشست بهبود می یابد.
Keywords:
Authors
سیده زهرا رضوی سراسیا
دانشجو کارشناسی ارشد گرایش الکترونیک، دانشگاه خواجه نصیر طوسی
ناصر رضائی
دانشجو کارشناسی ارشد گرایش نانوالکترونیک، دانشگاه خواجه نصیر طوسی