Publisher of Iranian Journals and Conference Proceedings

Please waite ..
Publisher of Iranian Journals and Conference Proceedings
Login |Register |Help |عضویت کتابخانه ها
Paper
Title

طراحی و پیاده سازی شمارنده فرکانس بالای هوشمند با معماری بهینه شده بر روی تراشه FPGA ارزان قیمت XC۶SLX۹-۲FTG۲۵۶C

فصلنامه روش های هوشمند در صنعت برق، دوره: 14، شماره: 54
Year: 1402
COI: JR_JIPET-14-54_010
Language: PersianView: 36
This Paper With 12 Page And PDF Format Ready To Download

Buy and Download

با استفاده از پرداخت اینترنتی بسیار سریع و ساده می توانید اصل این Paper را که دارای 12 صفحه است به صورت فایل PDF در اختیار داشته باشید.
آدرس ایمیل خود را در کادر زیر وارد نمایید:

Authors

سید حسین کیهمایون - دانشکده مهندسی برق- واحد نجف آباد، دانشگاه آزاد اسلامی، نجف آباد، ایران
مهدی آمون - مرکز تحقیقات ریز شبکه های هوشمند- واحد نجف آباد، دانشگاه آزاد اسلامی، نجف آباد، ایران

Abstract:

برای پیاده سازی شمارنده های فرکانس بالا از روش های مبتنی بر تراشه های ASIC و یا مبتنی بر پردازنده ها استفاده می شود. هر کدام از این روش ها در قالب یک معماری پیاده سازی می شوند. با توجه به مزایا و معایب هر کدام از این روش ها و معماری-ها و همچنین نوع کاربرد شمارنده، روش و معماری مناسب انتخاب می شود. در این مقاله، با استفاده از معماری کلاک های دارای اختلاف فاز، شمارنده ای با فرکانس GHz ۲ (تفکیک پذیری ps ۵۰۰) بر روی تراشه ی ارزان قیمت XC۶SLX۹-۲FTG۲۵۶C از خانواده ی Spartan۶ پیاده سازی شده است. از آنجا که منابع سخت افزاری موجود در تراشه ی یادشده برای پیاده سازی این طرح کافی نیست و همچنین تاخیرهای ذاتی منابع سخت افزاری داخل تراشه در حد چند نانوثانیه است. دستیابی به دقت یادشده اهمیت زیادی دارد و معماری استفاده شده نیز باید بهینه سازی شود. برای دستیابی به دقت یاد شده، لازم است شمارنده هایی با فرکانس کلاک بالا، لرزش و کجی کم و بدون وابستگی به زمان های نگهداشت و تنظیم، طراحی و پیاده سازی شوند. همچنین برای جبران کمبود منابع سخت افزاری مورد نیاز جهت پیاده سازی مسیرهای روتینگ کلاک، از منابع سخت افزاری جایگزین استفاده شده است.

Keywords:

آرایه-دریچه برنامه پذیر میدانی ارزان قیمت , پالس های ساعت دارای اختلاف فاز , دقت اندازه گیری , مبدل زمان به دیجیتال

Paper COI Code

This Paper COI Code is JR_JIPET-14-54_010. Also You can use the following address to link to this article. This link is permanent and is used as an article registration confirmation in the Civilica reference:

https://civilica.com/doc/1444534/

How to Cite to This Paper:

If you want to refer to this Paper in your research work, you can simply use the following phrase in the resources section:
کیهمایون، سید حسین و آمون، مهدی،1402،طراحی و پیاده سازی شمارنده فرکانس بالای هوشمند با معماری بهینه شده بر روی تراشه FPGA ارزان قیمت XC۶SLX۹-۲FTG۲۵۶C،https://civilica.com/doc/1444534

مراجع و منابع این Paper:

لیست زیر مراجع و منابع استفاده شده در این Paper را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود Paper لینک شده اند :

  • M. Abbas, K. Khalil, “A ۲۳ps resolution time-to-digital converter implemented ...
  • S.M.A. Zanjani, M. Aalipour, M. Parvizi, "Design of a low ...
  • O. Sharifi Tehrani, M. Ashorian, P. Moallem, “Hardware implementation of ...
  • Y. Wang, P. Kuang, C. Liu, "A ۲۵۶-channel multi-phase clock ...
  • S.Y. Xie, X.F. Zhang, J. Yang, L.G. Liu, Q. Wang, ...
  • C. Triveni, P. Sudhakara Reddy, "Implementation of phase shifter using ...
  • R. Machado, J. Cabral, F.S. Alves, "Recent developments and challenges ...
  • R. Szplet, K. Klepacki, "A two-stage time-to-digital converter based on ...
  • J. Yu, F. F. Dai, "A ۳-dimensional vernier ring time-to-digital ...
  • ­[۱۰] H. Huang, "A ۰.۱ ps resolution coarse-fine time-to-digital converter ...
  • M. Maamoun, I. Arami, R. Beguenane, A. Benbelkacem, A. Meraghni, ...
  • M. Parsakordasiabi, I. Vornicu, R. Carmona-Galán, Á. Rodríguez-Vázquez, "A survey ...
  • T. Xiang, L. Zhao, X. Jin, T. Wang, S. Chu, ...
  • C.C. Chen, C.S. Hwang, Y. Lin, G.H. Chen, "Note: All-digital ...
  • AX۳۰۹, xilinx spartan-۶ development board users manual: Logifind Co ...
  • Spartan-۶ FPGA clocking resources, User Guide, ug۳۸۲ (v۱.۱۰), p۱۷, June ...
  • T. Suwada, F. Miyahara, K. Furukawa, M. Shoji, M. Ikeno, ...
  • Y. Sano, Y. Horii, M. Ikeno, O. Sasaki, M. Tomoto, ...
  • S.M. Ramzy, K. Hares, "High resolution time-to-digital converter using low ...
  • R. Machado, L.A. Rocha, J. Cabral, "A novel synchronizer for ...
  • T. Suwada, K. Furukawa, F. Miyahara, "Development of FPGA-based TDC ...

Research Info Management

Certificate | Report | من نویسنده این مقاله هستم

اطلاعات استنادی این Paper را به نرم افزارهای مدیریت اطلاعات علمی و استنادی ارسال نمایید و در تحقیقات خود از آن استفاده نمایید.

Scientometrics

The specifications of the publisher center of this Paper are as follows:
Type of center: Azad University
Paper count: 10,674
In the scientometrics section of CIVILICA, you can see the scientific ranking of the Iranian academic and research centers based on the statistics of indexed articles.

Share this page

More information about COI

COI stands for "CIVILICA Object Identifier". COI is the unique code assigned to articles of Iranian conferences and journals when indexing on the CIVILICA citation database.

The COI is the national code of documents indexed in CIVILICA and is a unique and permanent code. it can always be cited and tracked and assumed as registration confirmation ID.

Support