اشکان حری - Department of Electrical Engineering, Arak Branch, Islamic Azad University

در این مقاله، یک گیت وارونگر جدید در منطق سه ارزشی با استفاده از ترانزیستور نانو سیم طراحی شده است. هسته اصلی این طراحی یک ترانزیستور نانو سیم با سطح مقطع (nm۷×nm۷(، احاطه شده با اکسید سیلیسیوم می باشد و روی آن اکسید، سه گیت مجزا قرار داده شده است. با استفاده از این طراحی، هر سه قسمت وارونگر شامل سه ارزشی استاندارد (STI)، سه ارزشی منفی (NTI) و سه ارزشی مثبت (PTI)، بوسیله یک مدار و بدون تغییر سخت افزار پیاده سازی شده است. انتخاب نوع وارونگر با استفاده از سطح ولتاژ گیت می باشد. روش شبیه سازی بصورت حل خودسازگار معادلات شرودینگر-پواسن می باشد. میزان توان مصرفی استاتیک و حاشیه های نویز محاسبه شده است. نتایج شبیه سازی نشان می دهد که در مقایسه با طراحی های قبلی، میزان حاشیه های نویز بسیار بهبود یافته است ولی توان مصرفی در همان رنج باقی مانده است.

Nanowire Transistor, Three valued logic, Inverter gate, Noise margin, Power consumption, ترانزیستور نانو سیم, منطق سه ارزشی, گیت وارونگر, حاشیه نویز, توان مصرفی