یک رویکرد جدید برای مسیریابی در شبکه روی تراشه به کمک بهینه سازی کولونیمورچه

با پیشرفت تکنولوژی و کوچک شدن روز افزون ترانزیستورها ، پیچیدگی سیستم های چند پردازنده ای بر روی تراشه در حال افزایش است افزایش تعداد منابع پردازشی موجود در طراحی تراشه نیازمند استفاده از یک بستر ارتباطی مناسب برای برقراری اتصال بین آنها می باشد. بطور کلی ساختارهای ارتباطی بین تراشه ها بایستی شامل ویژگی های ساسی از جمله کارایی بالا، ساخت یافته بودن، قابلیت استفاده مجدد و مقیاس پذیری باشند. در ابتدا سیستم بر روی تراشه ها با بکارگیری ساختار گذرگاه بعنوان یک تکنیک پیاده سازی برای حل این مشکل معرفی شدند.ساختار گذرگاه که در سیستم بر روی تراشه ها مورد استفاده قرار گرفته شده است ، ویژگی مقیاس پذیری را ندارد و در مورد قابلیت استفاده مجدد نیز محدودیت هایی دارد به همین علت مفهوم جدیدی تحت عنوان شبکه بر روی تراشه برای حل مشکل معرفی گردید .شبکه بر روی تراشه معماری نسبتا جدیدی است که به علت ناکارآمدی معماری گذرگاه مشترک در سیستم بر روی تراشه اخیرا بسیار مورد توجه محققین قرار گرفته است. بهینگی در مصرف انرژی یکی از نگرانی های طراحی شبکه بر روی تراشه است .میزان تاخیر الگوریتم های مسیریابی در مصرف انرژی شبکه نقش به سزایی دارند. در این پایان نامه نحوه پیاده سازی جدید برای الگوریتم مسیریابی مبتنی بر ارسال بسته ها روی NOC از طریق الگوریتم کلونی مورچه ارائه می شود. با توجه به این پیاده سازی جدید ، بهبود چشمگیری در تاخیر نهایی مدار در مقایسه با نمونه های ارایه شده قبلی ، خواهیم داشت. الگوریتم کلونی مورچه الهام گرفته شده از مطالعات و مشاهدات روی کلونی مورچه هاست که با توجه به شبیه سازی ها دیده شده تاثیر بسزایی در بهبود پارامترهای مسیریابی بروی تراشه دارد.

Keywords:

شبکه بر روی تراشه , الگوریتم مسیریابی , کلونی مورچه , تاخیر , کارایی شبکه , مصرف انرژی.