CIVILICA We Respect the Science
(ناشر تخصصی کنفرانسهای کشور / شماره مجوز انتشارات از وزارت فرهنگ و ارشاد اسلامی: ۸۹۷۱)

طراحی ناقل جریان ولتاژ پایین درتکنولوژی CMOS

عنوان مقاله: طراحی ناقل جریان ولتاژ پایین درتکنولوژی CMOS
شناسه ملی مقاله: ICEE11_142
منتشر شده در یازدهمین کنفرانس مهندسی برق در سال 1382
مشخصات نویسندگان مقاله:

علیرضا صفائی - شرکت صنایع قطعات الکترونیک ایران
غلامحسن روئین تن - دانشگاه علم و صنعت ایران

خلاصه مقاله:
دراین مقاله یک ناقل جریان ولتاژ پایین که بصورت rail-to-rail عمل می کند ارایه می گردد این ناقل جریان با ولتاژ تغذیه ±1 ولت کارمی کند و دارای جاروب ولتاژ ورودی و خروجی بصورت rail-to-rail از تغذیه مثبت تا تغذیه منفی می باشد این طرح با تکنولوژی CMOS0.8m پیاده سازی شده است ودارای بهره جریان میانگین برابر 1.0001 حداکثر انحراف از بهره جریان میانگین برابر 4.3% پهنای باند MHz5.8 و محدوده دینامیکی ورودی برابر 920mV تا -890mV می باشد.

کلمات کلیدی:
ناقل جریان - ولتاژ پایین RAIL-TO-RAIL

صفحه اختصاصی مقاله و دریافت فایل کامل: https://civilica.com/doc/152148/