

عنوان مقاله:

طراحی و ساخت یک ADPLL با کالیبراسیون خودکار و پاسخ دینامیکی قابل برنامه ریزی، برای منبع زمانبندی تجهیزات شبکه SDH

محل انتشار:

یازدهمین کنفرانس مهندسی برق (سال: 1382)

تعداد صفحات اصل مقاله: 8

نویسندگان:

احمدرضا کلانتری - گروه سیستمها و فناوری نوری، مرکز تحقیقات مخابرات ایران،

سیدرضا احسانی اسکویی - گروه سیستمها و فناوری نوری، مرکز تحقیقات مخابرات ایران،

محمدکاظم مروج فرشی - گروه سیستمها و فناوری نوری، مرکز تحقیقات مخابرات ایران،

خلاصه مقاله:

در این تحقیق، طراحی و ساخت مدار بازسازی سیگنال ساعت تجهیزات شبکه (SETS)، SDH برای STM-1 ارائه شده است. این مدار شامل یک حلقه قفل فاز تمام دیجیتال ADPLL است که به عنوان یک فیلتر فاز پایینگذر تمام دیجیتال در SETS استفاده میشود. مدار ADPLL دارای پاسخ دینامیکی است که به صورت نرم افزاری توسط مدیر شبکه کنترل میشود. علاوه بر قابلیت کنترل فرکانس قطع توسط مدیر شبکه، این فیلتر فاز پاسخ مناسبی را به شرایط سوئیچینگ SETS به سیگنال مرجع جدید میدهد. فرکانس مرکزی نوسانساز موجود در این ADPLL را میتوان به صورت دیجیتالی کالیبره کرد تا اینکه زمان رفتن ADPLL به حالت قفل، به حداقل مقدار ممکن برسد. در این حالت، فرمان انجام کالیبراسیون از مدیر شبکه دریافت میشود. قسمت عمده مدار ADPLL بر روی یک تراشه FPGA پیاده سازی شده است. تابع تبدیل ADPLL به عنوان فیلتر فاز مرتبه دوم مدلسازی و نتایج حاصله به همراه نتایج حاصل از آزمون عملی آن ارائه شده است. این نتایج تمامی شرایط موجود در استانداردهای مربوط به سیگنال ساعت شبکه SDH را ارضا میکند.

کلمات کلیدی:

Synchronous Digital Hierarchy (SDH), Synchronous Equipment Timing Source (SETS), Synchronous Transport Module - 1 (STM-1), All Digital Phase Locked Loop (ADPLL), Digital Controlled Oscillator (DCO), Voltage Controlled Xtal (Crystal) Oscillator (VCXO)

لینک ثابت مقاله در پایگاه سیویلیکا:

<https://civilica.com/doc/152292>

