CIVILICA We Respect the Science
(ناشر تخصصی کنفرانسهای کشور / شماره مجوز انتشارات از وزارت فرهنگ و ارشاد اسلامی: ۸۹۷۱)

بررسی الگوریتم چکیده ساز JH در محیط سیمولاتور و سنتس آن

عنوان مقاله: بررسی الگوریتم چکیده ساز JH در محیط سیمولاتور و سنتس آن
شناسه ملی مقاله: ICPCONF08_082
منتشر شده در هشتمین کنفرانس بین المللی مهندسی برق، کامپیوتر و مکانیک در سال 1401
مشخصات نویسندگان مقاله:

ابراهیم سلیمان هومر - دانشجوی کارشناسی ارشد گروه مهندسی برق دانشگاه پیام نور تهران ایران
مهدی جوانمردی - استادیار گروه مهندسی کامپیوتر و فناوری اطلاعات دانشگاه پیام نور

خلاصه مقاله:
تاکنون تحقیقات و رقابت زیادی بر روی ایجاد یک الگوریتم چکیده ساز سبک وزن و امن انجام شده است تا بتواند در امورارتباطات امن و سرویس های تجاری مورد استفاده قرار گیرد اما با این حال این موضوع هنوز یک موضوع بازی است از طرفی در اکثر مقالات استفاده از مدلینگ خط لوله به غیر لوله ترجیح داده شده است و عنوان می شود برای رسیدن به حداکثر سرعت می بایست به جای استفاده از این روش از خطوط لوله بهره برد مزایای خطوط لوله باعث ایجاد حداکثری بکارگیری از همه گیت های مداردر کلیه فرمان های شده است به عبارتید هیچ گیت منطقی وبلوکی از مدار در فرآمین مختلف بی کار نمی ماند اما همیشه بهبود سرعت و انتقال اطلاعات ضمانتی بر انتقال عبارتی هیچ گیت منطقی و بلوکی از مدار در فرآمین مختلف برگزار شده با ضریبی قابل شکسته شدن می باشند هرچند شبیه سازی حملات و اجرای آن در محیط واقعی کاملا پیچیده و سخت خواهد بود اما مسئله حمله و هک یک مسئله همیشگی برای رقابت های بعدی خواهد شد. در این مقاله هدفاز بررسی الگوریتم چکیده ساز JH شبیه سازی در محیط سیمولاتور و سنتز آن می باشد که در مرحله اول مدار دیتا یونیت را شبیه سازی نموده و در ادامه در مرحله دوم ارتباطات مدار کنترولر را بعد از شبیه سازی به مدار دیتا یونت اتصال دادیم که سرانجام طی آزمون توسط برنامه Test Bench نشان دادیم که چقدر برنامه قابل اجرا در محیط سمیلاتور به منظور سنتز می باشد.

کلمات کلیدی:
رمزنگاری، تابع چکیده ساز، Algorithm Hash Function،Cryptographic

صفحه اختصاصی مقاله و دریافت فایل کامل: https://civilica.com/doc/1525025/