

## عنوان مقاله:

طراحی و پیاده سازی سخت افزاری بهینه کنترل کننده باز پیگیربندی جزئی با حداقل منابع مصرفی در FPGA

## محل انتشار:

هشتمین کنفرانس بین المللی مهندسی برق، کامپیوتر و مکانیک (سال: 1401)

تعداد صفحات اصل مقاله: 6

## نویسندگان:

محمدجعفر علوی اصل - پژوهشگر، دانشگاه جامع امام حسین(ع)، تهران

دانیال شهریاری - پژوهشگر، دانشگاه جامع امام حسین(ع)، تهران

شهرام رامی - پژوهشگر، دانشگاه جامع امام حسین(ع)، تهران

## خلاصه مقاله:

یکی از چالش های جدی در پیاده سازی سخت افزاری بر روی تراشه های FPGA مبتنی بر روش باز پیگیربندی جزئی، پیاده سازی بهینه کنترل کننده فرآیند است. به طوری که کمترین میزان مصرف منابع درون FPGA را به خود اختصاص دهد. در این مقاله روشی جهت طراحی و پیاده سازی سخت افزاری یک ماژول کنترل کننده باز پیگیربندی جزئی با حداقل منابع مصرفی ارائه شده است. روش پیشنهادی توانست منابع سخت افزاری را نسبت به روش AXI-HWICAP تا حدود ۵۰٪ کاهش و نسبت به روش AC-ICAP تا ۷۵٪ کاهش و نسبت به ZyCAP نیز ۶۰٪ کاهش دهد. ضمن اینکه محدودیتی در استفاده از روش پیشنهادی در تراشه ها با معماری مختلف وجود ندارد.

## کلمات کلیدی:

پیاده سازی، باز پیگیربندی جزئی، PicoBlaze, Dynamic Partial Reconfiguration

## لینک ثابت مقاله در پایگاه سیویلیکا:

<https://civilica.com/doc/1525037>

