شبیه سازی و بهینه سازی ترانزیستور تونلی دو گیتی- دو ماده ای

Publish Year: 1401
نوع سند: مقاله ژورنالی
زبان: Persian
View: 386

This Paper With 11 Page And PDF Format Ready To Download

  • Certificate
  • من نویسنده این مقاله هستم

استخراج به نرم افزارهای پژوهشی:

لینک ثابت به این Paper:

شناسه ملی سند علمی:

JR_TEEGES-1-4_002

تاریخ نمایه سازی: 20 مهر 1401

Abstract:

در این مقاله ما به طراحی و شبیه سازی یک ترانزیستور تونلی جدید پرداخته ایم. ترانزیستورهای فت تونلی بدلیل سازوکار جریان تونل زنی نوار به نوار، دارای جریان نشتی کم و شیب زیرآستانه کمتر از mV/dec۶۰ هستند و می توانند به عنوان جایگزینی مناسب برای ماسفت به منظور استفاده در مدارات کلیدزنی توان پایین باشد. با این حال؛ عیب این ترانزیستورها جریان حالت روشن کمتر آن ها نسبت به ترانزیستورهای ماسفت است. در این مقاله یک ساختار ترانزیستور تونلی دو گیتی – دو ماده ای بهینه شده پیشنهاد شده که با اضافه کردن دو ناحیه با آلایش ذاتی به ساختار فت تونلی دو گیتی رایج، سعی در افزایش نرخ تونل زنی حامل ها در مقایسه با ترانزیستورهای تونلی مرسوم شده است. طراحی و شبیه سازی با استفاده از نرم افزار سیلواکو - اتلس بصورت دوبعدی صورت گرفته است. نتایج محاسبه شده بصورت زیر است: جریان حالت روشن برابر A/µm۶-۱۰×۴۹/۵، جریان حالت خاموش برابرA/µm ۱۸-۱۰×۲، شیب زیرآستانه برابر mV/dec۰۲/۱۵ و نسبت Ion/Ioff برابر ۱۰۱۲×۷۴/۲. نتایج حاصله نشان دهنده بهبود پارامترهای DC افزاره است.

Authors

رضا طالب زاده

گروه برق دانشکده فنی و مهندسی برق، دانشگاه لرستان، لرستان، ایران

جواد حسنوند

گروه برق دانشکده فنی و مهندسی برق، دانشگاه لرستان، لرستان، ایران

علی میر

گروه برق دانشکده فنی و مهندسی برق، دانشگاه لرستان، لرستان، ایران

مراجع و منابع این Paper:

لیست زیر مراجع و منابع استفاده شده در این Paper را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود Paper لینک شده اند :
  • R. H. Dennard, F. H. Gaensslen, H. N. Yu, V. ...
  • C. Le Royer and F. Mayer, "Exhaustive experimental study of ...
  • K. Boucart and A. M. Ionescu, "Double-Gate Tunnel FET With ...
  • C. Wu, R. Huang, Q. Huang, C. Wang, J. Wang, ...
  • K. Tomioka and T. Fukui, "Current increment of tunnel field-effect ...
  • T. Krishnamohan, D. Kim, S. Raghunathan, and K. Saraswat, "Double-Gate ...
  • H. Yong-Tian, L. Ming-Fu, T. Low, and K. Dim-Lee, "Metal ...
  • S. H. Kim, S. Agarwal, Z. A. Jacobson, P. Matheu, ...
  • N. Patel, A. Ramesha, and S. Mahapatra, "Drive current boosting ...
  • S. Saurabh and M. J. Kumar, "Impact of Strain on ...
  • S. Kumar, E. Goel, K. Singh, B. Singh, M. Kumar, ...
  • W. Y. Choi and W. Lee, "Hetero-Gate-Dielectric Tunneling Field-Effect Transistors," ...
  • D. Leonelli et al., "Performance Enhancement in Multi Gate Tunneling ...
  • S. M. Sze and K. K. Ng, (Physics of Semiconductor ...
  • J. Knoch and J. Appenzeller, "A novel concept for field-effect ...
  • J.-P. Colinge, "Multiple-gate SOI MOSFETs," Solid-State Electronics, vol. ۴۸, no. ...
  • S. Kumar et al., "۲-D Analytical Modeling of the Electrical ...
  • N. Kumar, U. Mushtaq, S. I. Amin, and S. Anand, ...
  • نمایش کامل مراجع