CIVILICA We Respect the Science
(ناشر تخصصی کنفرانسهای کشور / شماره مجوز انتشارات از وزارت فرهنگ و ارشاد اسلامی: ۸۹۷۱)

تحلیل و طراحی یک جمع کننده چند بیتی با رویکرد کاهش توان به کمک ترانزیستورهایCNTFET

عنوان مقاله: تحلیل و طراحی یک جمع کننده چند بیتی با رویکرد کاهش توان به کمک ترانزیستورهایCNTFET
شناسه ملی مقاله: STCONF05_313
منتشر شده در پنجمین همایش ملی فناوریهای نوین در مهندسی برق، کامپیوتر و مکانیک ایران در سال 1401
مشخصات نویسندگان مقاله:

رسول باقرپور - دانشجوی ارشد مهندسی برق الکترونیک، واحد کازرون دانشگاه آزاد اسلامی،کازرون، ایران
مهدی تقی زاده - استاد گروه برق، دانشکده برق و کامپیوتر، واحد کازرون دانشگاه آزاد اسلامی، کازرون، ایران
جاسم جمالی - استاد گروه برق، دانشکده برق و کامپیوتر، واحد کازرون دانشگاه آزاد اسلامی، کازرون، ایران

خلاصه مقاله:
رشد و توسعه دیجیتال این را می طلبد که تجهیزاتی دارای توان مصرف پایین پا به میدان بگذارند. پژوهشها نشان دهنده این است که CNTFET به عنوان یک راهکار برای کاهش توان موردی مناسب قلمداد می شود. بنابراین این مطالعه با هدف تحلیل و طراحی یک جمع کننده چند بیتی با رویکرد کاهش توان به کمک ترانزیستورهای CNTFET انجام شود. در این مطالعه که به صورت شبیه سازی با نرم افزار HSPICE انجام شد، عواملی تعیین کننده کاهش توان مصرفی شامل POWER, Delay, EDP, PDP در مدارهای تمام جمع کننده یک و چهار بیتی با ترانزیستورهای MOSFET &CNTFET مورد مقایسه قرار گرفتند. یافته ها پژوهش نشان دهنده این بود که بین مصرف، تاخیر PDP و EDP مدارهای تک بیتی با ترانزیستور CNTFET کمتر از همین مدارها با ترانیزستور MOSFET است. علاوه بر این به غیر میزان تاخیر مدار، با افزایش تمام جمع کننده از یک بیتی به چهار بیتی، درصد افزایش سایر متغیرهای کاهش توان مصرفی، در مدارها با ترانیزستور CNTFET به مراتب کمتر از MOSFET بود. با توجه به یافته های این مطالعه نتیجه گیری شد که تمام جمع کننده با ترانزیستور CNTFET منجر به کاهش توان مصرفی در مدار می شوند.

کلمات کلیدی:
مدار، جمع کننده ۴ -بیتی، ترانزیستور، MOSFET ، CNTFET

صفحه اختصاصی مقاله و دریافت فایل کامل: https://civilica.com/doc/1538332/