A New Bulk-Driven High Performance (Differential Static CMOS Logic) DSCL with Low Capacitive Loads
Publish place: 19th Iranian Conference on Electric Engineering
Publish Year: 1390
نوع سند: مقاله کنفرانسی
زبان: English
View: 1,211
This Paper With 6 Page And PDF Format Ready To Download
- Certificate
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
ICEE19_278
تاریخ نمایه سازی: 14 مرداد 1391
Abstract:
This article proposes an improved structure of conventional Differential Static Circuit Logic (DSCL) using a special kind of bulk-driven method and new loads, called Bulk- Driven Differential Static Circuit Logic (BDDSCL). The circuit topology of the BDDSCL and its performance factors are clarified. The performance of the BDDSCL is compared to the conventional DSCL circuits in terms of delay, power, powerdelay- product, output capacitances and output transient current. Delay optimization of the newly BDDSCL studied and it shows the full preserve of static properties in BDDSCL too. The performance evaluation of both circuits was carried out using HSPICE simulations, 180nm technology and power supply of 1.8v. In the same optimum operational condition, the BDDSCL achieved power-delay-product (PDP), 21.5% less than DSCL Using load No.1, 24.5% utilizing modified Load No.1 and 18.3% reduction of PDP by applying load No.2.
Keywords:
component , component , Differential Circuits , source coupled logic (SCL) , differential static circuit logic (DSCL) , Lowpower , Bulk-driven
Authors
Zohreh Kiaee
Dept. of Electrical Engineering, Shahed University, Tehran-IRAN,
مراجع و منابع این Paper:
لیست زیر مراجع و منابع استفاده شده در این Paper را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود Paper لینک شده اند :