

عنوان مقاله:

جمع کننده به سبک پل نردبانی با کارایی بالا

محل انتشار:

هفتمین کنفرانس بین المللی تحقیقات بین رشته ای در مهندسی برق، کامپیوتر، مکانیک و مکترونیک در ایران و جهان اسلام (سال: 1401)

تعداد صفحات اصل مقاله: 14

نویسنده:

مهرناز مناجاتی - دانشگاه تحصیلات تکمیلی صنعتی و فنا وری پیشرفته

خلاصه مقاله:

جمع کننده ها عنصر اصلی در مدارهای حسابی مانند تفریق کننده ها، ضرب کننده ها و تقسیم کننده ها هستند. جمع کننده ها را میتوان در سطوح افزاره، مدار، معماری و الگوریتمی بهینه سازی کرد. در این مقاله یک جمع کننده نوین یک بیتی کم مصرف با کارایی بالاییاده سازی شده است. تمام جمع کننده پیشنهادی با سبک پل نردبانی طراحی شده است. در این سبک طراحی، هریک از شبکه های بالابرنده و پایینبرنده از دو حلقه پل تشکیل شده اند که ترانزیستورهای مسیره های مختلف را به اشتراک میگذارند تا مسیره های جدیدی را از خطوط تغذیه تا مدار ایجاد کنند. این سبک طراحی نسبت به طراحی سیماس ساختاری فشرده تر و بسیار منظم تر به دست میدهد و در مقابل تغییرات فرایند پایدار است. شبیه سازی در فناوری ۱۸۰ نانومتر و در گوشه های فرآیند با استفاده از ترانزیستورهای سریع، کند و ترکیبهای آنها انجام شده است. نتایج شبیه سازی بیانگر برتری ساختار پیشنهادی نسبت به ساختارهای مشابه از نظر تاخیر، مساحت مصرفی و توان در تاخیر است.

کلمات کلیدی:

CMOS، VLSI، تمام جمع کننده، سبک پل نردبانی

لینک ثابت مقاله در پایگاه سیویلیکا:

<https://civilica.com/doc/1544119>

