A SAR ADC with an Efficient Threshold Voltage Generation
Publish place: 20th Iranian Conference on Electric Engineering
Publish Year: 1391
نوع سند: مقاله کنفرانسی
زبان: English
View: 1,380
متن کامل این Paper منتشر نشده است و فقط به صورت چکیده یا چکیده مبسوط در پایگاه موجود می باشد.
توضیح: معمولا کلیه مقالاتی که کمتر از ۵ صفحه باشند در پایگاه سیویلیکا اصل Paper (فول تکست) محسوب نمی شوند و فقط کاربران عضو بدون کسر اعتبار می توانند فایل آنها را دریافت نمایند.
- Certificate
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
ICEE20_576
تاریخ نمایه سازی: 14 مرداد 1391
Abstract:
A new architecture is proposed in which with respect to the conventional successive approximation register (SAR) analog-to-digital converter (ADC), the switching power andcapacitor area are significantly reduced without an appreciable increase in digital complexity. In the proposed scheme, thethreshold voltage for each comparison is divided into two parts where producing these two parts consumes appreciably less switching energy and requires less total capacitance than the conventional one. With respect to the conventional scheme, the switching power and total capacitance of the proposed SARADC for 10 bit resolution is reduced by more than 87% and 40%, respectively.
Authors
Mohammad Khoshakhlagh
Integrated Circuits Design Laboratory, Department of Electrical Engineering, Amirkabir University of Technology
مراجع و منابع این Paper:
لیست زیر مراجع و منابع استفاده شده در این Paper را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود Paper لینک شده اند :