CIVILICA We Respect the Science
(ناشر تخصصی کنفرانسهای کشور / شماره مجوز انتشارات از وزارت فرهنگ و ارشاد اسلامی: ۸۹۷۱)

استفاده از نانو تکنولوژی در ترانزیستورها و کاهش ولتاژ منبع تذیه جهت کاهش اتلاف توان و بهبود مشخصه انتقال در مدار وارونگر CMOS

عنوان مقاله: استفاده از نانو تکنولوژی در ترانزیستورها و کاهش ولتاژ منبع تذیه جهت کاهش اتلاف توان و بهبود مشخصه انتقال در مدار وارونگر CMOS
شناسه ملی مقاله: ICEEE04_313
منتشر شده در چهارمین کنفرانس مهندسی برق و الکترونیک ایران در سال 1391
مشخصات نویسندگان مقاله:

حاتم محمدی کامرا - عضو هیئت علمی گروه برق و الکترونیک دانشگاه آزاد اسلامی واحد فسا
فروغ فلاحی - دانجوی کارشناسی ارشد مهندسی برق و الکترونیک دانشگاه آزاد اسلامی واحد
رضا مصلی نژاد - دانشجوی کارشناسی ارشد مهندسی برق و الکترونیک دانشگاه آزاد اسلامی واح

خلاصه مقاله:
کاهش اتلاف توان در مدارهای الکترونیکی بخصوص مدارات وارونگر اهمیت زیادی پیدا کرده است. این اهمیت زمانی بیشتر می شود که در کنار این موضوع مشخصه انتقالی ایده آل تری را نیز داشته باشیم. در این راستا، از تکنیکهای متفاوت اندازه ترانزیستور در مقیاس نانو استفاده می گردد تا ضمن اینکه توان کاهش یابد، ترانزیستورها حجم کمتری را در مدار اشغال کنند. فناوری اکسید- فلز- نیمه هادی های مکمل یا CMOS یک فناوری برجسته در صنعت جهانی مدارهای مجتمع (IC) است و به عنوان محصولاتی با اتلاف توان کم و چگالی زیاد و وسیله ی سوئیچ کنندگی نسبتاً ایده آل شناخته شده است. این ویژگی سبب شده که این مدارها دارای محاسن متمایزی نسبت به دیگر فناوری ها همچون nMOS و GaAs باشند. این مقاله سعی دارد با استفاده از نانو تکنولوژی و کاهش ولتاژ منبع تغذیه، کاهش توان و بهبود مشخصه انتقالی را نشان دهد.

کلمات کلیدی:
مدار وارونگر CMOS، نانوتکنولوژی، توان، مشخصه انتقالی ولتاژ، نرم افزار Hspice

صفحه اختصاصی مقاله و دریافت فایل کامل: https://civilica.com/doc/164381/