ارائه مدلی شبیه سازی شده برای طراحی چند پردازنده ای مادربردهای کامپیوترهای شخصی (با شبیه سازی در محیط Proteus)

Publish Year: 1391
نوع سند: مقاله کنفرانسی
زبان: Persian
View: 1,075

This Paper With 9 Page And PDF Format Ready To Download

  • Certificate
  • من نویسنده این مقاله هستم

استخراج به نرم افزارهای پژوهشی:

لینک ثابت به این Paper:

شناسه ملی سند علمی:

ICEEE04_360

تاریخ نمایه سازی: 6 مهر 1391

Abstract:

برای دستیابی به پردازش موازی توسط کامپیوترهای شخصی ابتدا لازم است محیطی جهت تبادل داده بین آنها فراهم گردد. شبکه های کامپیوتری متعارفترین شیوه ارتباط کامپیوترها با یکدیگر است. به همین دلیل بسیاری از محققین تلاش خود را برای ایجاد یک سیستم پردازش موازی با استفاده از شبکه های کامپیوتری متعارف موجود، معطوف نموده اند. با آماده بودن سیستم سخت افزاری، تنها یک محیط نرم افزاری مناسب برای پردازش عملیات لازم است. اما از آنجا که این شبکه ها اصولاً برای اینکار طراحی نشدهاند، ذاتاً محدودیتهایی را سبب می شوند. در این مقاله به شبیه سازی مدل با نرم افزار Proteus پرداخته شده است. در این شبیه سازی سعی شده Cpu و Ram طوری بکار گرفته شود که علاوه بر نمایش عملکرد و معماری بین آن دو، به بررسی، تأثیر و چگونگی چند پردازنده ها در مادربرد PC نیز پرداخته شده است. همچنین نمونه سخت افزاری آن نیز طراحی شده و نمونه آن در مقاله گنجانده شده است.

Keywords:

مادربردهای کامپیوتر های شخصی , چند پردازندهها , پردازش موازی , شبیه سازی و Proteus

Authors

سیدجواد عظیمفر

کارشناسی ارشد فناوری اطلاعات گروه فناوری اطلاعات دانشکده فنی و مهندس

مراجع و منابع این Paper:

لیست زیر مراجع و منابع استفاده شده در این Paper را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود Paper لینک شده اند :
  • وی راجارامان، سی سیوا رام مورتی-مترجم دکتر قدرت سپیدنام، "معماری ...
  • آهشام الروینی، مصطفی عبدالبار-مترجم دکتر علی ناصری، مهندس محمد نظام ...
  • I13] دکتر مجید نادری، "معماری و طراحی سیستمهای پیشرفته کامپیوتری ...
  • دانشگاه آزاد اسلامی گناباد- 7 و 8 و 9 شهریور ...
  • _ Krishnan and J. Torrellas, "A chip multiprocessor architecture with ...
  • _ Itithreading, " IEEE Trans. Comput., Vol. 48, No. 9, ...
  • G. Sobi, S. Breach, and T. Vijaykumar, ،Multiscalar processors, " ...
  • Int. Symp. C Om p uterA rchitecture, Santa Margherita Ligure, ...
  • J. G. Steffan and T. Mowry, _ potential for using ...
  • Architecture (HPCA-4), Las vegas, NV Feb. 1998. [4] J. F.Martinez ...
  • Programming Languages and Operating Systems (ASPLOS- X), San Jose, CA, ...
  • A.Zhai, C. B. Colohan, J. G. Steffan, andT. C.Mowry, "Compiler ...
  • Support for Programming Languages and Operating Systems (ASPLOS-X), San Jose, ...
  • T. Sherwood and B. Calder, _ varying behavior of programs, ...
  • Science and Eng., UCSD, Tech. Rep. No. CS99630, Aug. 1999. ...
  • M.K. Prabhu and K. Olukotun, "Exposing speculative thread parallelism in ...
  • in Proc. Principles and Practices of Parallel Programming 2005 (PPoPP ...
  • D. O"Hallaron, "Spark98: sparse matrix kernels for shared memory and ...
  • th Iranian _ _ _ (ICEEE2012) _ 97-178, Oct. 1997. ...
  • J. R. Larus and R. Rajwar, Transactional Memory. San Rafael, ...
  • S.Mueller, "Upgrading And Repairing _ Editi on, Que, D ecember ...
  • نمایش کامل مراجع