ورود
مقالات فارسیISIکنفرانسهاژورنالها

روش های کاهش توان در مبدل های آنالوگ به دیجیتال Pipelined

Publish place: 15th Iranian Student Conference on Electrical Engineering
Publish Year: 1391
نوع سند: مقاله کنفرانسی
زبان: Persian
View: 1,007

This Paper With 11 Page And PDF Format Ready To Download

  • Certificate
  • من نویسنده این مقاله هستم

استخراج به نرم افزارهای پژوهشی:

لینک ثابت به این Paper:
https://civilica.com/doc/170980

شناسه ملی سند علمی:

ISCEE15_246

تاریخ نمایه سازی: 3 آذر 1391

Abstract:

با توجه به روند اخیر کوچکتر شدن تکنولوژی و کاهش ولتاژ تغذیه،مشکل اساسی در مدارات آنالوگ بر خلاف مدارات دیجیتال ،افزایش توان مصرفی است.بنابراین در این مقاله یک تحلیل مقایسه ای از روش های اصلی کاهش توان مصرفی در مبدل های آنالوگ به دیجیتال ،Pipelined که یکی از رایجترین مبدل های داده می باشد،ارائه شده است. این روش ها به دو گروه عمده تقسیم بندی می شوند -1 روش های بهینه سازی ساختاری در معماری متداول Pipelined پیکربندی های اولیه مداری طراحی شده برای کمینه کردن توان مصرفی توسط واحدهای جداگانه

Keywords:

آپ امپ های سوییچ شده , آپ امپ های شبه تفاضلی , خازن های سوییچ شده , مبدل آنالوگ به دیجیتالMDAC , CMOS , Pipelined

Authors

مراجع و منابع این Paper:

لیست زیر مراجع و منابع استفاده شده در این Paper را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود Paper لینک شده اند :
  • پازدهمین کنفرانس دانشجویی مهندسی برق ایران دانشگاه کاشان، 9-7 شهریور ...
  • Annema, A.-J., Nauta, B., Vvan Langevelde, R., and Tuinhout, H., ...
  • Cho, T.B. and Gray, P.R., A 10-b, 20-Msample/s, 35- mW ...
  • Gumenyuk, A.S. and Bocharov, Yu.I., S ample -and-Hold High-Speed ...
  • Mikro elektro nika, 2007, vol. 36, no. 5, pp. 390-400 ...
  • Yoshioka, M. and Kudo, M., 10-Bit, 125-MS/s, 40-mW Pipelined ADC ...
  • Waltari, M.E. and Halonen, K., Circuits Techniques for Low-Voltage and ...
  • Analog Circuit Design, Steyaert, M., Van Roermund, A., and Huijsing, ...
  • Cline, D.W. and Gray, P.R., A Power Optimized 13-b 5- ...
  • Lewis, S.H., Optimizing the Stage Resolution in Pipelined, Multistage, Analog ...
  • Yang, W., et al., A 3-V 340-mW 14-b 75-Msamples/s CMOS ...
  • Chiu, Y., Gray, P.R., and Nikolic, B., A 14-b 12-MS, ...
  • Goes, J., Vital, J.C., and Franca, J.E., Systematic Design for ...
  • Mehr, I. and Singer, L... A 55-mW, 10-Bit, 40- Msample/s ...
  • Nagaraj, K., et al., A 250-mW, 8-b, 52-Msamples/s P aral ...
  • Min, B., Kim, P., Bowman, F.W., Boisvert, D.M., and Aude, ...
  • Yu, P.C. and Lee, H.-S., A 2.5-V 12-b, 5-MSample/s Pipelined ...
  • Ryu, S.-T. and Song, B.-S., A 10-Bit 50 MS/s Pipelined ...
  • Miyazaki, D., Kawahito, S., and Tadokoro, Y., Low- Power Area-Efficiet ...
  • Miyazaki, D., Kawahito, S., and Furuta, M., A 10-b 30-MS/s ...
  • Li, J. and Moon, U.-K., A 1.8-V 67-mW 10-Bit 100- ...
  • Chuang, S.-Y. and Sculley, T.L., A Digitally Self- calibrating 14-Bit ...
  • IEEE J. Solid-State Circuits, 2002, vol. 37, no. 6, pp. ...
  • Grace, C.R., Hurst, P.J., and Lewis, S.H., A 12-Bit 80- ...
  • Murmann, B. and Boser, B.E., A 12-Bit 75-MS/s Pipelined ADC ...
  • roaga, E. and Murmann, B., A 12-Bit 75-MS/s Pipelined ADC ...
  • State Circuits, 2007, vol. 42, no. 4, pp. 748-756. ...
  • Crols, J. and Steyaert, M., S w itched-Opamp : An ...
  • Waltari, M. and Halonen, K., 1-V 9-Bit Pipelined S w ...
  • Wu, P.Y., Cheung, V, and Luong, H.C., A 1-V 100- ...
  • Fiorenza, J., et al., Comparator-B ased Switched- Capacitor Circuits for ...
  • Solid-State Circuits, 2006, vol. 41, no. 12, pp. 2658-2668. ...
  • Han Ruonan, Ye Tianfeng, Shi Yunfei, Qin Yajie, Svante Signell ...
    • نمایش کامل مراجع