طراحی یک مبدل دیجیتال به آنالوگ با فرکانس کاری ۱Gs/s و دقت تفکیک پذیری۱۲bit
عنوان مقاله: طراحی یک مبدل دیجیتال به آنالوگ با فرکانس کاری ۱Gs/s و دقت تفکیک پذیری۱۲bit
شناسه ملی مقاله: JR_JCEJ-8-30_006
منتشر شده در در سال 1397
شناسه ملی مقاله: JR_JCEJ-8-30_006
منتشر شده در در سال 1397
مشخصات نویسندگان مقاله:
قادر یوسفی - عضو هیئت علمی گرو ه مهندسی برق- الکترونیک دانشگاه آزاد اسلامی واحد مهاباد
شیلان ندا - دانشجوی کارشناسی ارشد مهندسی مکاترونیک دانشگاه آزاد اسلامی واحد تبریز
مسعود دوستی - استادیار گروه مهندسی برق-الکترونیک دانشگاه علوم و تحقیقات تهران
خلاصه مقاله:
قادر یوسفی - عضو هیئت علمی گرو ه مهندسی برق- الکترونیک دانشگاه آزاد اسلامی واحد مهاباد
شیلان ندا - دانشجوی کارشناسی ارشد مهندسی مکاترونیک دانشگاه آزاد اسلامی واحد تبریز
مسعود دوستی - استادیار گروه مهندسی برق-الکترونیک دانشگاه علوم و تحقیقات تهران
در این مقاله طراحی و پیاده سازی یک مبدل دیجیتال به آنالوگ با فرکانس یک میلیارد نمونه در ثانیه و دقت ۱۲ بیت در پروسه استاندارد تکنولوژی ۰.۳۵um CMOS ارائه می شود. این کار شامل طراحی مدارات جدید بوده که شبیه سازی مبدل، با نتایج INL خوب ( ۰.۷LSB برای ۸بیت و ۰.۸LSB برای ۱۲بیت) بدست آمده است. همچنین SFDR با Fsig=۱۲۵Meg و Fs=۵۰۰Meg حدود ۷۳dB وبرای Fsig=۱۲۵Meg و Fs=۱G حدود ۶۰dB با محاسبه خازن کل Layout بدست آمده است. کل توان مصرفی ۱۸۰mw و با منابع تغذیه ۳.۳v و ۲v کار می کند. با توجه به layout طراحی شده سطح اشغال شده تراشه ۰.۳۱۳mm۲ بوده و از چهار metal و دو poly استفاده شده و نتایج شبیه سازی توسط نرم افزار Hspice انجام گرفته است.
کلمات کلیدی: مبدل دیجیتال به آنالوگ, CMOS, تراشه
صفحه اختصاصی مقاله و دریافت فایل کامل: https://civilica.com/doc/1745220/