A Novel Switch-based Approach to Implement Low Power Adders
Publish place: 2nd Lahijan National Conference on Software Engeering
Publish Year: 1391
نوع سند: مقاله کنفرانسی
زبان: English
View: 1,588
متن کامل این Paper منتشر نشده است و فقط به صورت چکیده یا چکیده مبسوط در پایگاه موجود می باشد.
توضیح: معمولا کلیه مقالاتی که کمتر از ۵ صفحه باشند در پایگاه سیویلیکا اصل Paper (فول تکست) محسوب نمی شوند و فقط کاربران عضو بدون کسر اعتبار می توانند فایل آنها را دریافت نمایند.
- Certificate
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
LNCSE02_071
تاریخ نمایه سازی: 6 اسفند 1391
Abstract:
The design of adders as the main parts of processors is a key issue in designing embedded processors. Because the adders being implemented must not only be fast but also lowpower. In this paper, we propose a new design of adders that exploits 1-out-of-n codes. In order to generate sum and carry signals, two circuits at switch level are presented.We demonstrate that both the circuits has no glitches (as the undesired activitiesof nodes) on their output. Moreover, only two switches havetransition on their states when inputs are changed. These two features guarantee that the activities of nodes related directly todynamic parameter of power dissipation stay as low as possible. Our evaluation based on simulation shows that the proposed adder has lower signal activities than a conventional adder, and we gain more reduction in the activities of nodes for bigger adders.
Authors
Hani JavanHemmat
Islamic Azad University, Lahijan Branch
Nima Karimpour Darav
Islamic Azad University, Lahijan Branch
مراجع و منابع این Paper:
لیست زیر مراجع و منابع استفاده شده در این Paper را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود Paper لینک شده اند :