A High Performance Dual Stage Face Detection Algorithm Implementation using FPGA Chip and DSP Processor

M V Ganeswara, Rao; P Ravi, Kumar; T, Balaji

A High Performance Dual Stage Face Detection Algorithm Implementation using FPGA Chip and DSP Processor

عنوان مقاله: A High Performance Dual Stage Face Detection Algorithm Implementation using FPGA Chip and DSP Processor
شناسه ملی مقاله: JR_JIST-10-40_001
منتشر شده در در سال 1400

مشخصات نویسندگان مقاله:

M V Ganeswara Rao - Shri Vishnu Engineering College for Women
P Ravi Kumar - Shri Vishnu Engineering College for Women
T Balaji - PVP Siddhartha Institute of Technology

خلاصه مقاله:

کلمات کلیدی:

Face detection

صفحه اختصاصی مقاله و دریافت فایل کامل: https://civilica.com/doc/1886563/