ملاحظاتی بربهبود کارایی حافظه نهان درپردازنده ها

Publish Year: 1391
نوع سند: مقاله کنفرانسی
زبان: Persian
View: 1,702

This Paper With 14 Page And PDF Format Ready To Download

  • Certificate
  • من نویسنده این مقاله هستم

استخراج به نرم افزارهای پژوهشی:

لینک ثابت به این Paper:

شناسه ملی سند علمی:

PNUNCIT01_267

تاریخ نمایه سازی: 20 اردیبهشت 1392

Abstract:

دربسیاری ازسیستم ها با پردازنده های امروزی ازحافظه کش برای کاهش اختلاف درنگ دستیابی بین زمان چرخه پردازنده و تاخیر دستیابی حافظه استفاده می کنند درنتیجه عملکرد کل سیستم با بارگیری کش بهبود می یابد و این موضوع نشان میدهد که عملکرد کل سیستم محاسباتی با افزایش عملکرد حافظه افزایش می یابد مادراین مقاله مکانیزم های بهبود عملکرد کش را بررسی می کنیم که اولی تاکتیکهای مدعی برای بهبود عملکرد کش با کاهش تعداد برخوردها را باهم مقایسه می کند و نشان میدهیم که برای بیشتر برنامه ها با XOR کردن و شاخص گذاری با استفاده ازمالتی پلکسر کردن می توان باعث عملکرد خوب برنامه ها ششد و راهکاربعدی برمبنای یک مجموعه از ابزارهای کارایی است که برنشان دادن مشکلات کش دلیل ایجاد آنها پیدا کردن راه حل ها تاکید می کند .

Keywords:

حافظه نهان , تکنیک های شاخص گذاری , ابزارtoolkit و واکشی مقدماتی

Authors

محمد تریک

دانشگاه آزاد اسلامی واحد سردشت گروه کامپیوتر

مراجع و منابع این Paper:

لیست زیر مراجع و منابع استفاده شده در این Paper را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود Paper لینک شده اند :
  • "فناوری اطلاعات و شبکه های کامپیوتری دانشگاه پیام نور" دانشگاه ...
  • "فناوری اطلاعات و شبکه های کامپیوتری دانشگاه پیام نور" دانشگاه ...
  • Givargis T. Improved indexing for cache miss reduction in embedded ...
  • Naz A, Adamo O, Kavi K, Janjusic T. Improving uniformity ...
  • and distributed computer systems (PDCS-2009). KY: Louisville; 2009. ...
  • Peir J, Lee Y, Hsu W. Capturing dynamic memory reference ...
  • on architecturl support for programming language and operating systems (TOPLAS); ...
  • Zhang C. Balanced cache: reducing conflict misses of direct-mapped caches. ...
  • Adamo O, Naz A, Kavi K, Janjusic T, Chung CP. ...
  • symposium on pervasive systems, algorithms and networks (I-SPAN 2009). Taiwan: ...
  • Agarwal A, Pudar SD. Co lumn -associative caches: a technique ...
  • symposium _ computer architecture (ISCA-93); 1993. p. 179-80 ...
  • W. Lin, S. Reinhardt, D. Burger, Reducing DRAM latencies with ...
  • _ H igh-P erformance Computer Architecture, January 2001, pp. 301_312. ...
  • C. Dubach, et al. Fast compiler optimisation evaluation using code-feature ...
  • Z. Pan, R. Eigenmann, Fast and effective orchestration of compiler ...
  • for automatic performance tuning, in: Code Generation and Optimization, 2 ...
  • G. Rivera, C.W. Tseng, Data transformations for eliminating conflict misses, ...
  • Montreal, Canada, 1998, pp. 38_49. ...
  • Z. Wang, E. Sha, X. Hu, Combined partitioning and data ...
  • multiple loop nests, in: Proc. Int. Conf. on Compilers, Architecture, ...
  • A.-T. Nguyen, et al. The Augmint multiprocessor simulation toolkit for ...
  • architectures, in: Proceedings of 1996 International Conference On Computer Design, ...
  • S.G. Berg, Cache prefetching, Technical Report UW- CSE 02-02-04, Department ...
  • I. Rigoutsos, A. Floratos, Combinatorial pattern discovery in biological sequences: ...
  • T. Mohan, et al. Identifying and exploiting spatial regularity in ...
  • references, in: Superco mputing 2003, November 2003. ...
  • B. Quaing, J. Tao, W. Karl, YACO: A user conducted ...
  • C ommunication : First International Conference, HPC 2005. Proceedings, in: ...
  • Lecture Notes in Computer Science, vol. 3726, Sorrento, Italy, September ...
  • نمایش کامل مراجع