طراحی جبرانسازی فرکانسی تقویت کننده دو طبقه CMOS OTA، قابل اعمال در اندازه گیری دما توسط RTD

Publish Year: 1402
نوع سند: مقاله کنفرانسی
زبان: Persian
View: 669

This Paper With 8 Page And PDF Format Ready To Download

  • Certificate
  • من نویسنده این مقاله هستم

استخراج به نرم افزارهای پژوهشی:

لینک ثابت به این Paper:

شناسه ملی سند علمی:

NEEC07_018

تاریخ نمایه سازی: 3 اردیبهشت 1403

Abstract:

پارامترهای فرآیند، در صنعت یا نیروگاه باید به طور مداوم نظارت و کنترل شوند. دما یکی از مهم ترین پارامترهایی است که باید توسط RTD کنترل شود که برای تنظیم دامنه سیگنال، از تقویت کننده در خروجی پل وتستون بکار برده می شود. در این مقاله یک طرح جدید ارائه شده است که توپولوژی جبران ساز فرکانسی تقویت کننده دیفرانسیل (DACBFC) نامیده می شود. ساختار ارائه شده مسیر پیشرو را حذف کرده و مسیر فیدبک را در شبکه جبران سازی، به طور همزمان تقویت می کند. همچنین مدار ارائه شده تنها از یک خازن کوچک جبران ساز استفاده می کند که این سبب کاهش سطح تراشه می گردد. شبیه سازی مدار پیشنهادی با استفاده از تکنولوژی ۰.۱۸ μm CMOS در شبیه ساز HSPICE انجام شده است. نتایج شبیه سازی نشان می دهد که با همان بار خازنی و اتلاف توان، فرکانس افزایش واحد (UGF) را می توان بیش از ۱۰ برابر نسبت به جبران میلر تو در تو معمولی بهبود بخشید. پاسخ فرکانس تقویت کننده پیشنهادی نشان می دهد که بهره DC مدار dB ۱۰۰ و پهنای باند مدار MHz ۳.۴ با حاشیه فاز °۶۷ می باشند. تلفات توان مدار پیشنهادی نسبتا خیلی پایین و در حدود Wμ ۳۶۲ به ازای منبع تغذیه ۱.۸ ولتی می باشد.

Keywords:

تقویت کننده , توان مصرفی پایین , جبران ساز فرکانسی بلوک تفاضلی , ضرایب کارایی , RTD

Authors

طیبه آسیابی

شرکت تولید و بهره برداری سد و نیروگاه دز

سید جعفر حسینی پویا

دانشگاه آزاد اسلامی، واحد ایذه، گروه مهندسی برق، ایذه، ایران