CIVILICA We Respect the Science
(ناشر تخصصی کنفرانسهای کشور / شماره مجوز انتشارات از وزارت فرهنگ و ارشاد اسلامی: ۸۹۷۱)

بررسی تکنیک GDI در کاهش توان مصرفی ساختارهای پایه مدارات دیجیتال

عنوان مقاله: بررسی تکنیک GDI در کاهش توان مصرفی ساختارهای پایه مدارات دیجیتال
شناسه ملی مقاله: AIHE06_037
منتشر شده در ششمین همایش فرامنطقه ای پیشرفتهای نوین در علوم مهندسی در سال 1392
مشخصات نویسندگان مقاله:

فرشته پورآهنگریان - عضو هیئت علمی گروه برق موسسه آموزش عالی آیندگان، گروه مهندسی برق
امین فاضلی - دانشجوی کارشناسی، موسسه آموزش عالی آیندگان

خلاصه مقاله:
مصرف توان یکی از ملاکهای مقایسه تکنیکهای طراحی دیجیتال می باشد. در این مقاله ضمن معرفی تکنیک GDI، توان مصرفی سلول های پایه دیجیتال، تحت تأثیر این تکنیک نسبت به CMOS استاندارد مورد بررسی قرار می گیرد. ملاکهای مقایسه، توان مصرفی و تأخیر انتشاری می باشند. نتایج شبیه سازی ها نشان می دهد که سلولهای پایه بررسی شده نسبت به سلولهای پایه طراحی شده با روش CMOS اسظتاندار توان مصرفی و تأخیر انتشاری کمتری دارند.

کلمات کلیدی:
؛«توان مصرفی»، «GDI»، «تأخیر انتشاری»

صفحه اختصاصی مقاله و دریافت فایل کامل: https://civilica.com/doc/205936/