فرشاد ناصری - دانشجوی کارشناسی ارشد مهندسی برق الکترونیک
علیرضا فتاح - هیئت علمی دانشگاه شهید بهشتی
یوسف یاری سرورانی - دانشجوی کارشناسی ارشد
محمد مرادی - دانشجوی کارشناسی ارشد

هدف ما دراین مقاله طراحی یک مدارکنترلر برای پروسه قفل کردن حلقه قفل فاز تمام دیجیتال ADPLL با استفاده ازشمارنده ی بالا/پایین شمار می باشد مدار ارایه شده دارای پیچیدگی بسیارپایین و مساحت اشغالی کمتر نسبت به اغلب مدارهای قبلی می باشد این طراحی درتکنولوژیTSMC ، 0.18μm انجام شده و صحت کارکرد مدار ارایه شده با استفاده ازنرم افزار Cadence مورد بررسی قرارگرفته است درطراحی مدار جدید ازیک ساختار متداول ADPLL که دارای نوسان ساز کنترل شده دیجیتالی DCO با رنج فرکانسی 18MHz تا 214MHz می باشد و با یک کد 15 بیتی کنترل میشود استفاده کرده ایم

کنترلر،dco,ADPLL، آشکارسازفاز - فرکانس، شمارنده بالا - پایین شمار