حلقه قفل شونده درفاز تمام دیجیتال 2تا2.5 گیگاهرتز باتوان مصرفی پایین
Publish place: Congress on Electrical, Computer and Information Technology
Publish Year: 1392
نوع سند: مقاله کنفرانسی
زبان: Persian
View: 929
This Paper With 5 Page And PDF Format Ready To Download
- Certificate
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
CECIT01_388
تاریخ نمایه سازی: 14 شهریور 1392
Abstract:
این مقاله یک حلقه قفل شونده درفاز تمام دیجیتال با فرکانس خروجی بین 2 تا 2/5 گیگاهرتز را ارایه میدهد اسیلاتور کنترل شونده با کددیجیتال برروی اینورتر مبتنی است با استفاده ازبایاس بدنه فرکانس خروجی اسیلاتور به 5 قسمت تقسیم شده است این تکنیک باعث می شود نیازبه خازن های بزرگ برای تنظیم فرکانس اسیلاتور دررنج بالا برطرف شود برای محاسبات اطلاعات فازوفرکانس خروجی اسیلاتور ازشمارنده سرعت بالا و مبدل زمان به کددیجیتال استفاده شده است برای کاهش توان مصرفی شمارنده سرعت بالا به سه بخش تقسیم شده است همچنین مبدل زمان به کددیجیتال برروی تاخیر ورنیر مبتنی است که فقط درلبه های سیگنال مرجع اکتیو می شود تا مانع ازافزایش توان مصرفی میانگین شود مداردرتکنولوژی 65نانومتر و ولتاژ 1/1 ولت شبه سازی شده است و دارای توان مصرفی میانگین 7/1 میلی وات و نویز فاز داخلی 96- دسیبل برهرتز است
Keywords:
اسیلاتور کنترل شونده با کددیجیتال , حلقه قفل شونده درفاز , مبدل زمان به کددیجیتال
Authors
محمدحسن شعبانی
دانشگاه تحصیلات تکمیلی صنعتی کرمان
محسن صانعی
دانشگاه شهید باهنر کرمان
مراجع و منابع این Paper:
لیست زیر مراجع و منابع استفاده شده در این Paper را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود Paper لینک شده اند :