CIVILICA We Respect the Science
(ناشر تخصصی کنفرانسهای کشور / شماره مجوز انتشارات از وزارت فرهنگ و ارشاد اسلامی: ۸۹۷۱)

ارائه یک روش جهت افزایش قابلیت اطمینان و کارایی درسیستم های چندهسته ای

عنوان مقاله: ارائه یک روش جهت افزایش قابلیت اطمینان و کارایی درسیستم های چندهسته ای
شناسه ملی مقاله: CECIT01_491
منتشر شده در کنگره ملی مهندسی برق، کامپیوتر و فناوری اطلاعات در سال 1392
مشخصات نویسندگان مقاله:

سیما سینایی - دانشگاه تهران
رابعه شریفی راد - دانشگاه صنعتی سیرجان
الناز قدس ولی - دانشگاه امیرکبیر

خلاصه مقاله:
اشعه های کیهانی باعث رخداد اشکالات نرم دریک سیستم کامپیوتری میشوند که بخش اعظمی ازاین اشکالات نرم درحافظه نهان اتفاق می افتد بنابراین حافظه نهان نقش مهمی درقابلیت اطمینان پردازنده ها ایفا می کند طراحان پردازنده ها با استفاده ازتخمین اسیب پذیری ساختارمیتوانند نرخ اشکالات نرم را درپردازنده های محاسبه کنند دراین مقاله روشی جهت کاهش اسیب پذیری سطح دوم حافظه نهان بادرنظر گرفتن کارایی پردازنده درسیستم های چندهسته ای پیشنهاد شده است دراین روش با استفاده ازدسته بندی حافظه های نهان دریک سیستم16 هسته ای به گروه های 2و4و8و16 تایی و کاهش نرخ نبود داده درآنها اسیب پذیری حافظه نهان را کاهش داده ایم و ازطرفی دیگر با این روش کارایی سیستم نیز افزایش پیدا کرده است

کلمات کلیدی:
پردازنده چندهسته ای، فاکتور آسیب پذیری سطح معماری، اجرای صحیح درسطح معماری

صفحه اختصاصی مقاله و دریافت فایل کامل: https://civilica.com/doc/210946/