پیاده سازی تجزیه QRD بر روی FPGA در کاربرد پردازش وفقی زمانی_مکانیSTAP
Publish Year: 1392
نوع سند: مقاله کنفرانسی
زبان: Persian
View: 933
This Paper With 6 Page And PDF Format Ready To Download
- Certificate
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
ICEEE05_024
تاریخ نمایه سازی: 3 آذر 1392
Abstract:
شرایط STAP پردازش را برای رادارهابه جایی رسانده است که پیاده سازی آن برروی CPU ها دیگرگزینه مناسبی نخواهد بود علاوه براین الگوریتم بسیار تکرارشونده آن نیاز به دقت دارد که دستیاب یبه آن با استفاده ازپیاده سازی های ممیزثابت معمولی برروی FPGA ها دشوار و ناکارامد خواهد بود بخشی ازالگوریتم که بیشترین بارمحاسباتی را دارد تجزیه QR است که درسیستم معادلات غیرمربعی با سایزبسیاربالا کاربرد دارد این مقاله به معرفی این روش پرداخته ونحوه پیاده سازی آن را برروی FPGA هاای ممیز شناور نشان میدهد برای QRD الگوریتم گرام - اشمیت اصلاح شده به کاررفته است که درصورت پیاده سازی برروی FPGA دقت را افزایش داده و تاخیر را حداقل می سازد درپیاده سازی ازقطعه Stratix شرکت Altera استفاده شده ومنابع مصرفی بازدهی Fmax و تاخیر برای آن گزارش شده است
Authors
کتایون بشر خواه
دانشگاه گیلان
سیاوش امین نژاد
دانشگاه گیلان
مراجع و منابع این Paper:
لیست زیر مراجع و منابع استفاده شده در این Paper را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود Paper لینک شده اند :