سیمین سلیمان منش - دانشگاه آزاد اسلامی واحد قزوین

دراین مقاله طراحی مدارهای مرجع ولتاژ درولتاژهای پایین و تکنولوژی نانومترCMOS بررسی شده درنهایت یک مدارجدید مرجع ولتاژ با استفاده ترانزیستورهای CMOS و مقاومت برای ایجادیک مرجع ولتاژ دقیق بدون استفاده ازترانزیستورهای BJT ارایه شدها ست اینامرمنجر به کاهش توان مصرفی و همچنین سطح تراشه اشغالی آن شده است نحوه عملکردمدارپیشنهادی براساس تفوت ولتاژ استانه که درنتیجه اختلاف طول کانال ترانزیستورMOS درتکنولوژیهای نانومتر متفاوت انتخاب شوند حاصل شده است لذا ازاین خاصیت ترانزیستورهای MOS و همچنین بایاس آنها درناحیه وارونگی ضعیف استفاده شدها ست همچنین درمدارپیشنهاد شده برای کاهش توان مصرفی و سطح تراشه ازتعداد مقاومت های کمتری درمقایسه با کارهای قبلی استفاده شده است مدارارایه شده درتکنولوژی 90نانومتر CMOS پیاده سازی شده و بانرم افزارHSPICE شبیه سازی شده است تمام شبیه سازی ها بادرنظرگرفتن تغییرات دمایی بین -40تا85درجه سانتیگراد و نتایج آنها گزارش شده است

مدارمرجع ولتاژ، ناحیه وارونگی ضعیف، MOSFET