ارائه ی یک مدل و الگوریتم برای آرایه های دروازه ای برنامه پذیرسه بعدی باهدف مدل سازی و کاهش میزان خطاهای تک رویدادی

Publish Year: 1392
نوع سند: مقاله کنفرانسی
زبان: Persian
View: 624

This Paper With 9 Page And PDF Format Ready To Download

  • Certificate
  • من نویسنده این مقاله هستم

استخراج به نرم افزارهای پژوهشی:

لینک ثابت به این Paper:

شناسه ملی سند علمی:

ICEEE05_555

تاریخ نمایه سازی: 3 آذر 1392

Abstract:

امروزه یکی ازنگرانیهای مهمی که درزمینه ی ارایه های دروازه ای برنامه پذیربه ویژه ارایه های دروازه ای برنامه پذیرمبتنی برSRAM وجود دارد بروز خطاهای تک رویدادی است یک شیوه برای کاهش این خطاهای تک رویدادی بهره گیری ازارایه های دروازه ای برنامه پذیرسه بعدی است درمرجع 1 روشی برای مدلاسیون ارزیابی و کاهش خطاهای تک رویدادی مطرح گردیده است نتایج ازمایشها نشان میدهد که معیارخطاهای تک رویدادی درارایه های دروازه ای برنامه پذیرسه بعدی چهارلایه درمقایسه با ارایه های دروازه ای برنامه پذیر دوبعدی 65درصد کاهش داشته است دراین مقاله خواهیم دید که برای ارایه های دروازه ای برنامه پذیرسه بعدی شش لایه این مقدار 73درصد کاهش خواهدداشت ازطرفی خواهیم دید که با استفاده مناسب ازمدل بهینه ی چینش لایه های ارایه های دروازه ای برنامه پذیرسه بعدی میتوان میزان خطاهای تک رویدادی درارایه های دروازه ای برنامه پذیرسهبعدی را تا28درصد بهبود بخشید همچنین دراین مقاله باتوجه به اهمیت بسیارزیادطول Viaهای عبوری ازمیان سیلیکون درمیزان تاخیرارایه های دروازه ای برنامه پذیرسه بعدی سعی شده است که مصالحه ای بین مجموع طول Viaهای عبوری ازمیان سیلیکون و میزان خطاهای تک رویدادی ایجادکنیم

Keywords:

آرایه های دروازه ای برنامه پذیر , خطاهای تک رویدادی , مجتمع سازی سه بعدی

Authors

منا ناصحی اسگوئی

دانشگاه پیام نوراهواز

مراجع و منابع این Paper:

لیست زیر مراجع و منابع استفاده شده در این Paper را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود Paper لینک شده اند :
  • دانشگاه آز اد اسلامی گناباد - 30، 29 و 31 ...
  • M. Nassehi, A. Jahanian, and H. R. Zarandi, "Modeling, Evaluation ...
  • , 737, 426 130, 298, 743 99, 452, 097 175, ...
  • on Computer Architecture and Digital Systems (CADS), 2012. ...
  • R. Le, S. Reda and R. Iris Bahar, "H igh ...
  • W. M. Meleis, M. Leeser, P. M. Zavracky, and M. ...
  • I. Kuon, R. Tessier, and J. Rose, "FPGA architecture: survey ...
  • K. Compton and S. Hauuck, _ Reconfigurable computing: _ Survey ...
  • K. Compton and S. Hauuck, _ Reconfigurable computing: _ Survey ...
  • H. R. Zarandi, S. G. Miremadi, D.K. Pradhan, and J. ...
  • R. J. Nikolic, C. E. Reinhardt, C. Li Cheng, and ...
  • neuron detectors, " In Proceeding of SPIE, Vol. 6013, Oct ...
  • نمایش کامل مراجع