هادی حسین زادگان - دانشکده مهندسی برق و کامپیوتر دانشگاه تهران
بهجت فروزنده - دانشکده مهندسی برق و کامپیوتر دانشگاه تهران
پویا هاشمی - گروه مهندسی برق و علوم کامپیوتر، دانشگاه MIT ، ایالات متحده آمریکا
عزت اله ارضی - دانشکده فیزیک دانشگاه تهران

ساختار جدیدی از ترانزیستورهای تونل زنی عمودی بر روی زیرلایه SOI معرفی گردیده است که عکس شیب ولتاژ - جریان ناحیه زیر آستانه ( عامل ) S آن کمتر از مقدار ایده آل آن در ترانزیستورهای ماسفت معمولی است . چنین ساختاری قبلاً بر روی زیرلایه های سیلیکانی ساخته و مدل سازی گردیده است که در آن متوسط عکس شیب ناحیه زیر آستانه بالاتر از 60 میلی ولت بر دهه در دمای اتاق است . در این مقاله ، ما سعی کردهایم با شبیهسازی این افزاره بر روی زیرلایهی SOI ( سیلیکان بر روی عایق ) ، مقدار گزارش شدةS را به یک سوم آن کاهش دهیم . این ساختار جریان را از طریق کنترل تونل زنی الکترون از باند ظرفیت به باند هدایت ناحیة سیلیکون ذاتی کنترل میکند . با جایگزینی زیرلایة عادی با زیرلایة SOI ، خروج الکترونهای تشکیل دهندة جریان تونلزنی از ناحیة تخلیة بین سورس و سیلیکان ذاتی، آسانتر صورت میگیرد و رفتار منحنی لگاریتمی جریان بر حسب ولتاژ و در نتیجه عامل s بهبود مییابد