

عنوان مقاله:

طراحی و شبیه سازی تمام جماعت کننده تک بیتی با توان پایین با تکنیک جدیدی بر مبنای ترانزیستور عبوری

محل انتشار:

اولین کنفرانس ملی مهندسی برق اصفهان (سال: 1391)

تعداد صفحات اصل مقاله: 6

نویسندگان:

محسن صادقی - دانشجوی کارشناسی ارشد گروه مهندسی برق موسسه آموزش عالی سجاد

عارف وکیلی - دانشجوی کارشناسی ارشد گروه مهندسی برق موسسه آموزش عالی سجاد

عباس گل مکانی - عضو هیئت علمی گروه مهندسی برق موسسه آموزش عالی سجاد

خلاصه مقاله:

این مقاله به طراحی یک تمام جمع کننده با توان پایین که مبنای آن تکنولوژی CMOS از می پردازد. مزیت آن این طراحی تاخیر انتشار کمان به همراه توان مصرفی پایین است که منجر به دست یافتن به PDP چین شده است. نتایج به دست آمده از این طرح با تکنیک هایی که اخیراً مورد مطالعه و بررسی قرار گرفته و مقایسه شده که به طور چشمگیری را نشان می دهد. در طراحی انجام شده هیچ گونه مردان معکوس کننده ای استفاده نشده که این خود منجر به کاهش تاخیر انتشار گردیده است. در مدار پیشنهادی ملاک حداقل ترانزیستور برای رسیدن به توان مصرفی و تفسیر انتشار پایین لحاظ شده است. در این طراحی Sum باعث نزدیک ترانزیستور عبوری و برای پیاده سازی Cout از تکنیک اکثر استفاده شده است شبیه سازی این طراحی توسط نرم افزار HSPICE و تکنولوژی 0/18 um انجام شده است.

کلمات کلیدی:

توان پایین، تاخیر پایین، ترانزیستور عبوری، تابع اکثریت، PDP-

لینک ثابت مقاله در پایگاه سیویلیکا:

<https://civilica.com/doc/237012>

