طراحی کنترل کننده SSSC الگوریتم های بهینه سازی فاخته و رقابت استعماری با در نظر گرفتن تاخیر زمانی
عنوان مقاله: طراحی کنترل کننده SSSC الگوریتم های بهینه سازی فاخته و رقابت استعماری با در نظر گرفتن تاخیر زمانی
شناسه ملی مقاله: PSC28_002
منتشر شده در بیست و هشتمین کنفرانس بین المللی برق در سال 1392
شناسه ملی مقاله: PSC28_002
منتشر شده در بیست و هشتمین کنفرانس بین المللی برق در سال 1392
مشخصات نویسندگان مقاله:
جواد قلی نژاد - دانشکده مهندسی برق و کامپیوتر دانشگاه بیرجند بیرجند، ایران
خلاصه مقاله:
جواد قلی نژاد - دانشکده مهندسی برق و کامپیوتر دانشگاه بیرجند بیرجند، ایران
با بزرگتر شدن سیستمهای قدرت، مشخص شد که سیستمهای انتقال قادر نیستند به سرعت کنترل شوند تا شرایط دینامیکی سیستم حفظ گردد، در نتیجه لازم است برای حفظ پایداری دینامیکی سیستم درطراحی سیستم انتقال از حاشیه پایداری زیادی استفاده گردد. SSSC قابلیت تزریق ولتاژ به خط را داراست بدون اینکه از جریان خط تاثیر بپذیرد. در این مقاله، یک روش جدید برای انتخاب بهینه پارامترهای کنترل کننده میرایی پیش فاز-پس فاز SSSC پیشنهاد شده است. در طراحی، تاخیر زمانی حس کردن سیگنال و تاخیر انتقال آن در نظر گرفته شده است. مسئله طراحی کنترل کننده به عنوان یک مسئله بهینهسازی در نظر گرفته شده و پارامترهای کنترل کننده با استفاده از الگوریتمهای بهینهسازی فاخته، رقابت استعماری و اجتماع ذرات، تنظیم شده و در یک سیستم تک ماشینه با باس بینهایت در حضور SSSC به کار رفته است. با در نظر گرفتن شرایط بهرهبرداری مختلف، به طور همزمان به مقایسه عملکرد کنترل کنندههای مختلف پرداخته شده است. نتایج شبیهسازی، نشان میدهد که کنترل کنندهمبتنی بر الگوریتم بهینهسازی فاخته از 2 کنترل کننده دیگر قویتر بوده و با سرعت بیشتری نوسانها را میرا میکند
کلمات کلیدی: جبران کننده استاتیکی سنکرون سری، الگوریتم بهینه سازی فاخته، الگوریتم رقابت استعماری، میرایی نوسانهای توان
صفحه اختصاصی مقاله و دریافت فایل کامل: https://civilica.com/doc/249720/