ضریب کننده سریع CMOS با مصرف توان کم

Publish Year: 1386
نوع سند: مقاله کنفرانسی
زبان: Persian
View: 1,965

This Paper With 6 Page And PDF Format Ready To Download

  • Certificate
  • من نویسنده این مقاله هستم

استخراج به نرم افزارهای پژوهشی:

لینک ثابت به این Paper:

شناسه ملی سند علمی:

ICEE15_193

تاریخ نمایه سازی: 17 بهمن 1385

Abstract:

عملگر حسابی ضرب با سرعت بالا و مصرف توان کم ارائه شده است. در هر سه مرحله تولید حاصلضرب های جزئی، کاهش حاصلضرب های جزئی و جمع نهای در مقایسه با طرح های موجود بهبود حاصل شده است. ساختار ارائه شده در مرحله کاهش حاصل ضرب های جزئی در مقایسه با طرح های مشابه مشکل بی نظیم را حل نموده است و سرعت بالا به دستآمده است. جهت طراحی بلاک پایه برای قسمت کاهش حاصل ضربهای جزئی از جمع کننده سریع و با مصرف توان کم استفاده گردیده است. برای محاسبه جمع نهایی، از جمع پیش بینین کننده رقم نقلی جدید بر اساس زنجیره منچستر و با تکنولوژی DCVS به منظور به دست آوردن خروجی در کمترین زمان استفاده شده است. شبیه سازیها با نرم افزار HSPICE در تکنولوژی 0.18m انجام شده است. طراحی نهایی از نظر تعداد ترانزیستور 9/8% کاهش نسبت به سایر طراحیها داشته است. به دلیل کاهش تعداد ترانزیستورها توان مصرفی نیز نسبت به کم مصرف ترین طرح موجود 8/3% بهبود داشته است و 6/3% کاهش تاخیر نسبت به سایر طراحیها به دست آمده است.

Authors

پویا اسدی

هیات علمی دانشگاه آزاد اسلامی واحد ورامین - پیشوا

کیوان ناوی

استادیار دانشکده مهندسی برق و کامپیوتر دانشگاه شهید بهشتی

مراجع و منابع این Paper:

لیست زیر مراجع و منابع استفاده شده در این Paper را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود Paper لینک شده اند :
  • کیوان ناویء امید کاوه‌ای، پویا اسدی، کمپرسور 2-4 سریع مد ...
  • پویا اسدی، کیوان ناوی، طراحی واحد MAC با استفاده از ...
  • پویا اسدی، کیوان تاوی، درخت Wallace با استفاده از جمع ...
  • سممیه تیمارچی، کیوان ناوی، مهدی حسین زاده، طراحی جدید تفریق ...
  • Parhani B. *Computer arithmetic: algorithns and hardwarc designs , Oxford, ...
  • Etiemble D. and Navi K., Algoritlms and multivalued circuits for ...
  • Gu J and Chang C , [Jltra Low Voltage, [ow ...
  • Prasad K. and Parhi K _ Low-Power 4-2 and 5-2 ...
  • Radhaknishunan D. and Preethy A., Low Power CMOS Pass Logic ...
  • V. Bartlett and E. Grass, A low-power conucunrent multiplier accumulator ...
  • A. Efthymiou, W. Suntiannomtut, J. Garside, and L. rackenbury, An ...
  • K. Killpack, E. Mercer, and C. Meyers, A standard- ccll ...
  • A. J. Martin, towards _ energy conplexity _ computation, Information ...
  • D. 7. Kim and D K .leong, A 32*32 self-timed ...
  • A. F. Tenca and G. Todorov and C. K. Koc, ...
  • D. W Ki and D. K. Jeong, A 32*32 _ ...
  • Z. wang and W. C. Miller, A New Design Technique ...
  • نمایش کامل مراجع